Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Entwicklung eines SKILL-basierten IP-Generators zur parameterabhängigen Erzeugung von Schaltplan und Layout eines Flash-ADC variabler Bitbreite in CMOS-Technologie

 
: Prautsch, Hans Dieter Benjamin
: Reich, Torsten; Schüffny, R.; Hänzsche, Stefan

Dresden, 2013, 64 S.
Dresden, TU, Dipl.-Arb., 2013
Deutsch
Diplomarbeit
Fraunhofer IIS, Institutsteil Entwurfsautomatisierung (EAS) ()

Abstract
Die vorliegende Arbeit behandelt die Entwicklung eines IP-Generators (IP: intellectual property) zur komplett automatisierten Erzeugung von Schaltplan und Layout eines Flash-ADC (analog-to-digital converter) variabler Auflösung. Dafür ist ein vorhandenes Design analysiert und in einem kleineren Technologieknoten umgesetzt worden. Die topologische und mathematische Untersuchung der vorgegebenen Schaltung führt zu Anforderungen und Parametereinschränkungen für die zu erzeugende Schaltung und dem zugehörigen Layout. Parametersätze sind zusammengestellt worden und ermöglichen die Generierung unterschiedlicher Designs zur Erfüllung verschiedener Spezifikationen. Diese Designs sind in Schaltplan und extrahiertem Layout simuliert worden und stellen insbesondere die verschiedenen effektiven Bitzahlen der Wandelrate gegenüber. Im Ergebnis liegt ein frei parametrierbarer IP-Generator vor.

 

This work presents the elaboration of an IP generator (IP: intellectual property) to create schematic and layout of a Flash ADC (analog-to-digital converter) in different resolutions in a completely automated manner. Therefore an existing design has been analyzed to be generated in a smaller design node. Topological and mathematical investigation of this design lead to requirements and parameter sets to be used to generate schematic and layout. Compilations of parameters are defined to realize the generation of various designs with different specifications each. The resulting schematics and extracted layouts have been simulated. Especially the effective number of bits are presented with respect to sampling rate. As result of the presented work a scalable IP generator is present.

: http://publica.fraunhofer.de/dokumente/N-272202.html