Options
2007
Conference Paper
Titel
In die Leiterplatte integrierte ICs - Verformungsanalyse mit numerischen und messtechnischen Methoden
Abstract
Eine der wichtigsten Herausforderungen bei neu zu entwickelnden elektronischen Baugruppen und Mikrosystemen ist, eine immer höhere Packungsdichte zu bewältigen. Eine Möglichkeit besteht darin, aktive und passive Bauelemente in die Leiterplatte einzubetten. Neben einer extrem hohen Packungsdichte können sehr kurze Signalwege erreicht werden, wie sie für Hochfrequenzschaltungen erforderlich sind. Die aktiven Bauelemente (ICs) werden auf 50 µm und weniger abgedünnt, u.a. um außen eine hohe Planarität zu erzielen. Die Anschlüsse zwischen Chip und den Signallagen werden in Microvia-Technologie durch Laserbohren und anschließende galvanische Metallisierung mit Kupfer hergestellt. Im Beitrag wird über das EU-Projekt "Hiding Dies" berichtet, in dem diese Technologie für die industrielle Anwendung entwickelt und aufbereitet wird. -- Bereits in einer sehr frühen Designphase erfolgten numerische Berechnungen mit der Finite-Elemente-(FE-)Methode zur Bewertung unterschiedlicher Entwärmungskonzepte, zu den zu erwartenden thermisch bedingten Verwölbungen und zur Stressbeanspruchung der ICs und Microvias. Hierfür waren zuverlässige Materialkennwerte erforderlich, die auch Temperatur- und Zeiteinflüsse (Relaxation) reflektieren. Diese standen insbesondere für das Basismaterial RCC (resin covered copper) nicht zur Verfügung und wurden durch aufwändige Messungen bestimmt. -- Numerische Berechnungen können den Designprozess nur unterstützen, wenn eine hinreichend kurze Antwortzeit zwischen erstem Entwurf und Bewertung der Berechnungsergebnisse erreicht wird und - beispielsweise über Parametervariation - Empfindlichkeitsaussagen und Verbesserungsvorschläge abgeleitet werden. Die entsprechend weiterentwickelte Methodik wird dargelegt und anhand von Beispielen erläutert. Das von IZM und CWM gemeinsam entwickelte microDAC-Verfahren ermöglicht insbesondere Verformungsmessungen im Mikrobereich. Speziell für das EU-Projekt "Hiding Dies" wurde eine Präparationstechnik ohne Einbetten der Proben entwickelt, um das Verformungsverhalten im Schnitt durch reale Microvias bei thermischer Belastung messen zu können. Eine Schwierigkeit bestand darin, dass die zu erwartenden lateralen Verschiebungen nahe an die Mess- und Auswertegenauigkeit heranreichten. Dies war insbesondere in unmittelbarer Nähe der ICs der Fall, bedingt durch die sehr geringe thermische Dehnung von Silizium. Aus dem Vergleich der Messergebnisse an Teststrukturen mit dazu adäquaten FE-Berechnungen konnten die Messergebnisse bewertet und Schlussfolgerungen für eine stabile Führung des Experiments abgeleitet werden. Diese stellen ein Potenzial für die weitere Verfahrensoptimierung im Sinne einer erhöhten Messgenauigkeit und optimierter technischer Parameter für die Bilderfassung dar. -- An den ersten zur Verfügung stehenden Projektdemonstratoren wurden schließlich Kontrollmessungen mit microDAC/VEDDAC vorgenommen. Es wurden wichtige neue Erkenntnisse zum Schichtaufbau gewonnen, die mit herkömmlicher Mikroskopie nicht ableitbar waren. Gerade aus dem Zusammenwirken von FE-Berechnungen, Materialcharakterisierung und Verformungsmessung mit Bildkorrelationsverfahren ergeben sich erweiterte Möglichkeiten der Zuverlässigkeitsbewertung von neuen elektronischen Komponenten und Mikrosystemen. Die daraus entwickelte Methodik kann verallgemeinert werden und sollte für eine Vielzahl aktueller Entwurfsprozesse anwendbar und erweiterbar sein.