Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Verfahren zur Verringerung der Partikelabgabe und Partikelaufnahme einer Oberflaeche

Particle emission and deposition reduction, especially for semiconductor wafer surfaces, comprises simultaneous high vacuum vapor deposition and ion bombardment using a stoichiometric coating atom and ion ratio for hard layer formation.
 
: Birnbaum, E.; Kluge, A.; Ryssel, H.; Ryzlewicz, C.

:
Frontpage ()

DE 1998-19833718 A: 19980727
DE 1998-19833718 A: 19980727
WO 1999-DE2297 A: 19990727
EP 1999-948699 AW: 19990727
EP 1114442 B1: 20021030
DE 19833718 B4: 20040805
H01L0021
H01L0021
German
Patent, Electronic Publication
Fraunhofer IISB ()

Abstract
Die Erfindung betrifft ein Verfahren zur Verringerung der Partikelabgabe und Partikelaufnahme einer Oberflaeche, insbesondere der Oberflaeche einer Waferauflage bei der Halbleiterfertigung. Die Verringerung der Partikeluebertragung wird durch eine Beschichtung der Oberflaeche erreicht, die in einem Hochvakuum durch gleichzeitige Bedampfung der Oberflaeche mit Feststoffatomen und Beschuss mit Ionen erzeugt wird. Die Feststoffatome und die Ionen werden hierbei in einem stoechiometrischen Verhaeltnis auf die Oberflaeche aufgebracht und sind so gewaehlt, dass sie eine harte Schicht bilden. Vor der Beschichtung wird die Oberflaeche gereinigt und gegebenenfalls entfettet. Durch das erfindungsgemaesse Verfahren verlaengert sich die Standzeit der beschichteten Oberflaeche bei der Halbleiterfertigung, da der Reinigungsaufwand aufgrund verminderter Kontaminationen seltener erforderlich ist.

 

DE 19833718 A UPAB: 20000330 NOVELTY - Surface particle emission and deposition reduction comprises simultaneous high vacuum vapor deposition and ion bombardment using a stoichiometric ratio of coating atoms and ions to form a hard layer. DETAILED DESCRIPTION - A surface particle emission and deposition reduction process comprises cleaning and degreasing the surface and then subjecting the surface to simultaneous vapor deposition and ion bombardment in a high vacuum, the coating atoms and the ions being supplied in a stoichiometric ratio to form a hard layer. Preferred Features: The hard layer is a TiN or SiC layer of sub-micron thickness. USE - Especially for treating a wafer surface to reduce metal contamination transfer in semiconductor circuit manufacture under clean room conditions. ADVANTAGE - The hard layer considerably reduces particle emission and deposition and allows removal of any transferred particles by the simplest cleaning methods without layer damage, so that surface cleaning costs are reduced and the shelf life of the surface is prolonged.

: http://publica.fraunhofer.de/documents/PX-63415.html