• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Artikel
  4. Auf der Prüfbank. Vorgehensweise beim Erstellen einer VHDL-Testbench. Teil 1
 
  • Details
  • Full
Options
1996
Journal Article
Title

Auf der Prüfbank. Vorgehensweise beim Erstellen einer VHDL-Testbench. Teil 1

Abstract
Viele Entwickler kennen den Begriff "Testbench" beim Entwurf mit VHDL oder Verilog, haben aber keine praktische Erfahrung im Schreiben von Testbenches. Ohne genaue Kenntnis ist auch nicht einsichtig, weshalb man sich über den eigentlichen Schaltungsentwurf in Hochsprache hinaus die Mühe machen sollte, zusätzlichen Code "um die Schaltung herum" zu schreiben und zu debuggen. Aus mangelnder Kenntnis der Vorteile verzichten daher viele VHDL-Entwickler auf Testbenches, obwohl vielfältige Möglichkeiten zur Simulation, Fehlersuche und Testvorbereitung bestehen.
Author(s)
Peer, D.
Journal
Elektronik  
Language
German
IIS-A  
Keyword(s)
  • debugging

  • Fehlersuche

  • hardware description language

  • Hardwarebeschreibungssprache

  • logic synthesis

  • Logiksynthese

  • simulation

  • testbench

  • VHDL

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024