Publica
Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.
Entwurf eines synthesefähigen VERILOG-HDL-Modells für ein CAN-Bus-Interface
:
Köhler, C.
Dresden, 1995, 104 pp. : Abb.
Dresden, TU, Dipl.-Arb., 1995
German
Thesis
Fraunhofer IMS, Außenstelle Dresden (
IPMS
) (
)
Bus
;
Bussystem
;
CAN-Bus
;
Feldbus
;
Systementwurf
;
VHDL
