Options
1995
Diploma Thesis
Titel
Entwurf eines synthesefähigen VERILOG-HDL-Modells für ein CAN-Bus-Interface
ThesisNote
Dresden, TU, Dipl.-Arb., 1995