Publica
Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten. Synthesefähiges VHDL-Modell eines DES-Kryptologieprozessorkerns
| Müller, D. ; Verein Angewandte Mikroelektronik, Dresden; TU Chemnitz-Zwickau; VDE/VDI-Gesellschaft Mikroelektronik -GME-; Informationstechnische Gesellschaft -ITG-:
Mikroelektronik für die Informationstechnik. Vorträge der ITG-Fachtagung am 18. und 19. März 1996 in Chemnitz
Berlin: VDE-Verlag, 1996 (ITG-Fachbericht 138)
ISBN: 3-8007-2171-6
pp.43-48 : Lit. |
| Informationstechnische Gesellschaft (Fachtagung) <1996, Chemnitz> |
|
| German |
| Conference Paper |
| Fraunhofer IMS, Außenstelle Dresden ( IPMS) () |
| Datenschutz; DES; Kryptologie; Spezifikationssprache; Verschlüsselung; VHDL |
Abstract
Der "Data Encryption Standard" (DES) enthält die Beschreibung eines mathematischen Algorithmus zur Chiffrierung binär codierter Daten. Der DES ist ein symmetrisches Chiffrierverfahren - ein polygraphisches Substitutionschiffre. Der Algorithmus wurde in der Hardwarebeschreibungssprache VHDL beschrieben. Im Ergebnis entstand die Baugruppe eines universell einsetzbaren DES-Kernes, der die Chiffrierung bzw. Dechiffrierung durchführt. Die Vorteile sind: Hardwarerealisierung ermöglicht hohe Geschwindigkeit, VHDL besitzt eine große Verbreitung, schnelle Anpassung an verschiedene Aufgabengebiete möglich, Umsetzung in unterschiedliche Herstellungs-Technologien und Einsatz als Macro-Zelle in Mikrosystemen bzw. monolitisch integrierten Schaltungen. Demonstratoren für serielle und parallele Anwendungen sind realisiert worden.