• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Konferenzschrift
  4. Synthesefähiges VHDL-Modell eines DES-Kryptologieprozessorkerns
 
  • Details
  • Full
Options
1996
Conference Paper
Title

Synthesefähiges VHDL-Modell eines DES-Kryptologieprozessorkerns

Abstract
Der "Data Encryption Standard" (DES) enthält die Beschreibung eines mathematischen Algorithmus zur Chiffrierung binär codierter Daten. Der DES ist ein symmetrisches Chiffrierverfahren - ein polygraphisches Substitutionschiffre. Der Algorithmus wurde in der Hardwarebeschreibungssprache VHDL beschrieben. Im Ergebnis entstand die Baugruppe eines universell einsetzbaren DES-Kernes, der die Chiffrierung bzw. Dechiffrierung durchführt. Die Vorteile sind: Hardwarerealisierung ermöglicht hohe Geschwindigkeit, VHDL besitzt eine große Verbreitung, schnelle Anpassung an verschiedene Aufgabengebiete möglich, Umsetzung in unterschiedliche Herstellungs-Technologien und Einsatz als Macro-Zelle in Mikrosystemen bzw. monolitisch integrierten Schaltungen. Demonstratoren für serielle und parallele Anwendungen sind realisiert worden.
Author(s)
Heinig, A.
Fischer, W.-J.
Mainwork
Mikroelektronik für die Informationstechnik. Vorträge der ITG-Fachtagung am 18. und 19. März 1996 in Chemnitz  
Conference
Informationstechnische Gesellschaft (Fachtagung) 1996  
Language
German
IMS2  
Keyword(s)
  • Datenschutz

  • DES

  • Kryptologie

  • Spezifikationssprache

  • Verschlüsselung

  • VHDL

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024