Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Der schnellere Weg zum funktionsfähigen System. Hardwarebeschleuniger verkürzen die Verifikationsphase

 
: Mayer, F.

Elektronik 47 (1998), No.6, pp.74-84
ISSN: 0013-5658
German
Journal Article
Fraunhofer IIS A ( IIS) ()
ASIC; emulator; hardware accelerator; Hardwarebeschleuniger; IC design; IC-Entwurf; IKOS; simulation; verification; verification; VHDL

Abstract
Mit wachsender Komplexität einer Schaltung stößt die herkömmliche Softwaresimulation des HDL-Codes beim Speicherbedarf und besonders bei der Simulationslaufzeit an ihre Grenzen. Hardwarebeschleuniger oder Emulatoren erlauben es, steigende Verifikationszeiten auf ein vertretbares Maß zu reduzieren. Dieser Beitrag vergleicht die unterschiedlichen Strategien zur Beschleunigung der Simulation und zeigt den möglichen Gewinn an einem Beispiel aus der Praxis auf.

: http://publica.fraunhofer.de/documents/PX-32790.html