Entwicklung eines VHDL-Modells für den Signalprozessor TMS320C50

Im Ergebnis der Arbeit ist ein VHDL-Modell des Signalprozessors TMS320C50 entstanden. Die Funktion von Befehlsverarbeitung, externem Speicherinterface, Interruptsystem und dem Timer wurden überprüft und mit dem Originalprozessor verglichen. Der Befehlssatz des Signalprozessors TMS320C50, der 241 Instruktionen umfaßt, wurde in seinem Gesamtumfang und mit dem gleichen internen Taktverhalten realsiert. Datenabhängigkeiten in den einzelnen Befehlen, die auf der 4 Phasenpipeline beruhen, werden mit dem gleichen Resultat abgearbeitet. Das Prozessormodell kann zur Entwicklung von Prozessorsystemen auf der Basis des Signalprozessors TMS320C50 verwendet werden. Die direkte Sichtbarkeit der internen Abläufe in der CPU lassen eine detaillierte Untersuchung von Assemblerprogrammen zu.