Carrier wafer for holding e.g. integrated circuit for chip card, has electrode charged by potential difference between electrode and electrical field lines caused by applied voltage, such that electrons tunnel through tunnel window

Abstract
(A1) Die vorliegende Erfindung betrifft einen Traegerwafer mit einem flaechigen Substrat mit einer Ober- und einer Unterseite, einer auf der Oberseite des Substrats mit zum Substrat paralleler Flaeche angeordneten ersten Schichtfolge mit mindestens einer isolierenden Schicht und mindestens einer, mit zum Substrat paralleler Flaeche auf der ersten Schichtfolge angeordneten flaechigen, leitfaehigen Elektrode, wobei die mindestens eine Elektrode von einer zweiten Schichtfolge mit mindestens einer Schicht aus isolierendem Material ueberall dort umgeben ist, wo sie nicht mit der ersten Schichtfolge in Kontakt ist. Dieser ist erfindungsgemaess dadurch gekennzeichnet, dass die erste Schichtfolge in einem Bereich, auf welchem die zumindest eine Elektrode angeordnet ist, zumindest ein Tunnelfenster aufweist, und dass an das Substrat eine elektrische Spannung so anlegbar ist, dass die von der angelegten Spannung verursachten elektrischen Feldlinien das zumindest eine Tunnelfenster durchstossen, und dass die Elektrode durch eine von der angelegten Spannung verursachte Potentialdifferenz zwischen Elektrode und Substrat dadurch aufladbar ist, dass Elektronen durch das mindestens eine Tunnelfenster hindurch tunneln.

 

DE 102006055618 A1 UPAB: 20080620 NOVELTY - The wafer has an electrode (3) surrounded by a layer sequence (4) having a layer made of an isolating material, everywhere that it is not in contact with another isolation layer sequence (2). The layer sequence (2) has a tunnel window (5) in an area on which an electrode is arranged, and an electrical voltage is applied such that electrical field lines caused by the voltage pierce the tunnel window. The electrode is charged by a potential difference between the electrode and the lines caused by the voltage, such that electrons tunnel through the tunnel window. DETAILED DESCRIPTION - INDEPENDENT CLAIMS are also included for the following: (1) an arrangement for retaining a discoid component with a carrier wafer (2) a method for electrostatically holding a discoid component on a carrier wafer (3) a method for detaching a discoid component from an arrangement. USE - Carrier wafer for holding a thin semiconductor component such as integrated circuit for a chip card, solar cell and organic LED, in the field of microelectronics. ADVANTAGE - The wafer can be produced with reduced thickness in order to save material, during the production of solar cells. The carrier wafer is designed in such a manner that charge of the electrode can be reliably stored over a long period of time, independent of external conditions, and can be retained even if the external connections are short-circuited by contacts with metal conductors or upon immersion in an electrolyte or in a plasma. The stored charge can be retained at high temperatures, and the component to be held can be conveniently and easily detached from the carrier wafer following processing. The carrier wafer is reusable and inexpensive to produce, and ensures that the leakage current through the isolation is reduced.