Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement

Predetermined metal structure applying method for use on e.g. silicon wafer, involves partially removing film from structure material, where masking layer is replaced with structure material, which is provided on masking layer
 
: Schultz, O.; Granek, F.; Grohe, A.

:
Frontpage ()

DE 102007006640 A: 20070206
DE 102007006640 A: 20070206
H01L0021
German
Patent, Electronic Publication
Fraunhofer ISE ()

Abstract
(A1) Die Erfindung betrifft ein Verfahren zum Aufbringen einer vorgegebenen Struktur aus einem Strukturmaterial auf ein Halbleiterbauelement, umfassend folgende Schritte: A teilweises Bedecken einer Oberflaeche des Halbleiterbauelementes mit einer Maskierungsschicht, B Aufbringen eines Films aus Strukturmaterial auf die Maskierungsschicht und in den von der Maskierungsschicht ausgesparten Bereichen auf die Oberflaeche des Halbleiterbauelementes und C Abloesen der Maskierungsschicht mit dem sich auf der Maskierungsschicht befindenden Strukturmaterial. Wesentlich dabei ist, dass zwischen den Verfahrensschritten B und C in einem Verfahrensschritt B2 der Film aus Strukturmaterial teilweise entfernt wird.

 

DE 102007006640 A1 UPAB: 20080903 NOVELTY - The method involves partially covering a surface of a semiconductor component with a masking layer. A film from structure material is applied on the masking layer and in areas on the surface of the semiconductor component. The film from the structure material is partially removed. The masking layer is replaced with the structure material, which is provided on the masking layer. The structure of the film from the structure material is perforated or completely removed along a line. DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for a semiconductor layer structure with a semiconductor component. USE - Method for applying a predetermined metal structure from a structure material on a semiconductor component e.g. silicon wafer. ADVANTAGE - The method facilitates application of predetermined structure on the semiconductor component in such a manner that process time is reduced and the cost is saved.

: http://publica.fraunhofer.de/documents/N-81947.html