Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Zuverlässigkeitsaspekte in Chip-in-Polymer-Applikationen

 
: Auersperg, J.; Vogel, D.; Michel, B.

Reichl, H. ; MESAGO Messe Frankfurt GmbH, Stuttgart:
Systemintegration in der Mikroelektronik : Messe & Kongress, Nürnberg, 15. - 17. Juni 2004; SMT Hybrid Packaging; Tagungsband
Berlin: VDE Verlag, 2004
ISBN: 3-8007-2837-0
ISBN: 978-3-8007-2837-4
pp.111-124
SMT Hybrid Packaging <2004, Nürnberg>
German
Conference Paper
Fraunhofer IZM ()

Abstract
Mikroelektronische Aufbauten wie Flip-Chip, CSP oder dünne mikroelektronische Komponenten sind typischerweise zusammengesetzt aus Materialien mit völlig unterschiedlichem mechanischen Verhalten (Elastizitätsmodul, thermischer Ausdehnungskoeffizient, Kriecheigenschaften, Feuchteaufnahmevermögen etc.). Zudem führt deren zunehmender Einsatz unter extremen Umgebungsbedingungen (z.B. extreme Temperaturen, Strahlung, Feuchte) speziell im Automobilbau und in medizinischen Anwendungsgebieten zu Schädigungen, Alterung und zum Ausfall ganzer elektronischer Komponenten oder Systeme. Deshalb ist thermo-mechanische Zuverlässigkeit elektronischer Aufbauten eine der wichtigsten Voraussetzungen für deren Einsatz in industriellen Applikationen. Hochflexible Chip-in-Polymer-Papier-Textil-Applikationen folgen dem Trend zur weiteren Miniaturisierung, zur Vorverlagerung technologischer Schritte in die Substratherstellung, sie verbinden dies auch mit besserem Schutz der aktiven und passiven Komponenten vor extremen Umgebungsbedingungen (mechanische Belastungen, Feuchte etc.). Bei näherer Betrachtung zeigt sich aber, dass verschiedenste Inhomogenitäten, Restspannungen aus vorangegangenen Bearbeitungsschritten und das häufig große thermische Mismatch (Differenz der thermischen Ausdehnungskoeffizienten) benachbarter Komponentenbestandteile Ursache für thermo-mechanisch bedingte Ausfälle wie Delamination, Chipbruch und Ermüdung von Lötverbindungen sind. Zusätzlich haben thermische Ermüdung, Ausbildung intermetallischer Phasen und umgebungsbeeinflusstes Schwellen oder Schrumpfen essentiellen Einfluss auf die Zuverlässigkeit. Spannungs- und Deformationssingularitäten an scharfen Ecken und bei der Herstellung induzierte Imperfektionen sind dann häufig Ausgangspunkte für Chipbruch und Delaminationen an Materialgrenzflächen, während thermisch induzierte zyklisch wechselnde Spannungs-Dehnungs-Zustände zur Ermüdung von Lötverbindungen führen. In diesem Kontext bieten nichtlineare Finite-Elemente-Analysen (FEA) unter Einschluss verschiedener angepasster Versagensmodelle und moderner Bruchkonzepte eine exzellente Basis für die Ermittlung und Bewertung von Spannungs-Dehnungs-Feldern mit der Zielstellung, die thermo-mechanische Zuverlässigkeit zu erhöhen oder, als nächstem Schritt, die untersuchten Aufbauten strukturell zu optimieren. Da Chipbruch und/oder Interface-Delamination die Hauptrisiken für eine hohe mechanische Zuverlässigkeit dünner elektronischer Applikationen darstellen, werden hier bruchmechanische Konzepte kombiniert mit parametrisierten FE-Modellen eingesetzt, um den Einfluss verschiedener Designparameter auf die unterschiedlichen Versagensmechanismen zu untersuchen.

: http://publica.fraunhofer.de/documents/N-68207.html