Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Einbettung aktiver Chips in die Leiterplatte - Stand und Herausforderungen

 
: Ostmann, A.; Jung, E.; Neumann, A.; Sommer, J.-P.; Reichl, H.

Reichl, H. ; MESAGO Messe Frankfurt GmbH, Stuttgart:
Systemintegration in der Mikroelektronik : Messe & Kongress, Nürnberg, 15. - 17. Juni 2004; SMT Hybrid Packaging; Tagungsband
Berlin: VDE Verlag, 2004
ISBN: 3-8007-2837-0
ISBN: 978-3-8007-2837-4
pp.83-94
SMT Hybrid Packaging <2004, Nürnberg>
German
Conference Paper
Fraunhofer IZM ()

Abstract
Die kommenden Generationen mobiler Produkte erfordern eine deutliche Weiterentwicklung der Packaging-Technologien, insbesondere aufgrund der Erhöhung der Signalfrequenzen und der Forderung nach immer höherer Funktionsdichte. Stand der Technik sind organische Substrate mit hochdichten Aufbaulagen und Mikrovias, welche beidseitig mit diskreten passiven und aktiven Bauteilen bestückt sind. Der Platzbedarf aktiver Chips läßt sich durch den Einsatz von CSPs (Chip Scale Packages) oder Flip-Chips auf ein Minimum reduzieren. Eine weitergehende Miniaturisierung erfordert jedoch eine 3-dimensionale Integration von Komponenten. Erste Ansätze hierzu sind Multichip-Gehäuse, in denen z. B. drahtgebondete Chips übereinander gestapelt sind. Dieser 3D-Aufbautechnik sind jedoch Grenzen gesetzt, so daß stetig nach weiteren Lösungen für noch höhere Funktionsdichten gesucht wird. Neben der erforderlichen Miniaturisierung verlangen neue Anwendungen auch Signalfrequenzen von etlichen GHz. Zur Gewährleistung der Signalintegrität sind extrem kurze und impedanzangepaßte Verbindungen zwischen den Chips sowie zu anderen Bauteilen notwendig. Einen Lösungsansatz bietet die Integration d.h. die Einbettung aktiver Chips in den Schaltungsträger. Hierdurch kann sowohl ein optimales elektrisches Design als auch eine maximale Packungsdichte erzielt werden.

: http://publica.fraunhofer.de/documents/N-68201.html