• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Buch
  4. Ultra-Low PoweR TechnologIes and MEmory architectures for IoT
 
  • Details
  • Full
Options
2020
Report
Title

Ultra-Low PoweR TechnologIes and MEmory architectures for IoT

Title Supplement
EU-Verbundprojekt im Rahmen HORIZON2020 Initiative ECSEL, Projekt Akronym "PRIME"; Laufzeit des Vorhabens: 01.05-2016 - 30.09.2019
Abstract
Das Fraunhofer IPMS hat es sich im Rahmen von PRIME zum Ziel gesetzt, neuartige und hochgradig energieeffiziente, nicht-flüchtige Speichertechnologien auf Basis widerstandsschaltender Elemente ins BEOL der 28nm-CMOS-Plattformen von GLOBALFOUNDRIES zu integrieren. Neben der Materialentwicklung geeigneter RRAM- und STT-MRAM-Schichtstapel stand dabei vor allem die Entwicklung und Umsetzung einer BEOL-kompatiblen Integrationsvariante im Vordergrund. Des Weiteren unterstützte das Fraunhofer IPMS das Ziel des Projektpartners GLOBALFOUNDRIES, durch intelligente elektrische Charakterisierungsverfahren prozesstechnische Verbesserungen des Gatestapels in der FDSOI-Technologie schnell umsetzen zu können. Das Ziel der Projektpartner Intelligent Fluids (vormals Bubbles&Beyond) und GLOBALFOUNDRIES, fortschrittliche Cleaning- und Stripchemikalien für die FDSOI-Technologie zu entwickeln, unterstützte das Fraunhofer IPMS durch praxisnahe, nasschemische Tests der neuartigen Chemikalien. EAS hat sich mit dem Entwurf und der Automatisierung Analog/Mixed-Signal-Schaltungen beschäftigt. Der Entwurf war auf ULP-Schaltungen konzentriert - konkret in Form eines ADC, der in drei Varianten (350-, 180- und 22nm-Technologien) realisiert wurde. Alle Designs zeigen äußerst geringe Leistungs-Verbräuche bei moderaten Geschwindigkeiten und Auflösungen. Zur Ermöglichung des Entwurfs in verschiedenen Technologien wurde die Analog-EDA-Methode Intelligent IP weiterentwickelt. Hier lag der Fokus auf der Unterstützung auch kleiner Technologien bis hin zu 22nm. In dem Zusammenhang wurden neue Technologie-Setups (zur Technologie-Abstraktion bzw. -Abbildung) und das dafür nötige Konzept erweitert sowie die Generatoren hinsichtlich der Erfordernisse kleiner Technologen angepasst (z. B. Strukturen für Dummy-Poly bei Transistoren). Die Ergebnisse legen nahe, dass dank der ULP-Schaltungstechnik und dank der Generatoren sparsame Schaltungen deutlich effizienter und in kleinen Technologien entwickelt werden können.
Author(s)
Seidel, Konrad
Fraunhofer IPMS-CNT Dresden
Eichler, Uwe  orcid-logo
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Publisher
Fraunhofer IIS / EAS
Publishing Place
Dresden
Project(s)
PRIME
Funder
Bundesministerium für Bildung und Forschung BMBF (Deutschland)  
File(s)
Download (5.73 MB)
Rights
Use according to copyright law
DOI
10.24406/publica-fhg-300338
Language
German
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Fraunhofer-Institut für Photonische Mikrosysteme IPMS  
Keyword(s)
  • Halbleiter

  • nichtflüchtiger Speicher

  • RRAM

  • MRAM

  • FDSOI

  • IntelligentIP

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024