Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Ergebnisdarstellung "SHIFT" - Chipintegrationstechnologie

 
: Löher, T.; Kallmayer, C.; Neumann, A.; Pahl, B.; Ostmann, A.; Reichl, H.

Reichl, H. ; MESAGO Messe Frankfurt GmbH, Stuttgart:
Systemintegration in der Mikroelektronik: Technologien für die 3. Dimension (Heterointegration) in der Leiterplattenfertigung : Messe & Kongress, Nürnberg 30. Mai - 1. Juni 2006; mit CD-ROM; Tagungsband
Berlin: VDE-Verlag, 2006
ISBN: 3-8007-2968-7
ISBN: 978-3-8007-2968-5
pp.97-112
SMT Hybrid Packaging <2006, Nürnberg>
German
Conference Paper
Fraunhofer IZM ()

Abstract
Die Funktionalität der Leiterplatte kann durch das Einbetten passiver und aktiver Komponenten sehr erhöht werden. Für Widerstände, Kondensatoren und Induktivitäten stehen bereits industrielle Lösungen zur Verfügung. Neue und verbesserte Technologien sind in der Entwicklung. Ein weiterer Sprung in der Funktionalität wird durch die Integration aktiver Chips erreicht. Verschiedene Projekte haben sich bereits mit der Integration von Chips in starre Leiterplatten beschäftigt. Im von der EU geförderten Projekt "SHIFT" werden die Möglichkeiten zur Integration von aktiven und passiven Komponenten in Multilayer-Flex-Schaltungen untersucht. Eine Voraussetzung für alle Technologien zur Integration aktiver Komponenten in Flex ist das Dünnen von Chips - einen Technologie, die inzwischen industriell zur Verfügung steht bis zu Restdicken von 20 µm. In den im Projekt "SHIFT" verfolgten Ansätzen werden die Chips entweder in einem Die-Bond-Verfahren auf eine Flex-Lage montiert oder in Flip-Chip-Technologie mit ultradünnene Kontakten. Nach dem Laminieren der folgenden Flex-Lage werden Durchkontaktierungen zu den Kontakten des Chips bzw. den aufgespreizten Kontakten auf der Innenlage hergestellt. Danach wird die nächste Metallisierungslage strukturiert. Die Prozessparameter und erste Ergebnisse werden präsentiert. Die Flip-Chip-Montage in die Innenlage erfordert einen Lötprozess. Die Al-Pads des Wafers müssen hierzu mit außenstromlos abgeschiedenem Ni/Au sowie durch Tauchbelotung aufgebrachten Lot versehen werden. Die Lotkappen haben eine dicke von 4-8 µm, so dass die Kontakthöhe sehr gering gehalten werden kann. Die Montage erfolgt durch Thermobonden unter Verwendung von Noflow-Underfiller. Neben den aktuellen Ergebnissen werden die technologischen Herausforderungen dieser Prozesse dargestellt.

: http://publica.fraunhofer.de/documents/N-58421.html