Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Der Weg zum Chip-Size-Package

Development of the chip-size package
 
: Töpper, M.; Reichl, H.

F und M. Feinwerktechnik, Mikrotechnik, Mikroelektronik 105 (1997), No.11-12, pp.790-794
ISSN: 1437-9503
ISSN: 0944-1018
German
Journal Article
Fraunhofer IZM ()

Abstract
Der Trend in der Aufbau- und Verbindungstechnik, sowohl Gewicht als auch Größe der IC-Gehäuse zu reduzieren, führte zwangsläufig vom Dual-In-Line-Package (DIP) und Plastic-Quad-Flat-Package (PQFP) über das Ball-Grid-Array (BGA) zu einem Chip-Gehäuse, das nur unwesentlich größer ist als der Chip selbst: dem Chip-Size-Package, kurz CSP. Um diese Gehäusevariante künftig für eigene Schaltungen nutzen zu können, sollte man eingige Besonderheiten des CSPs kennen.

 

The trend in mounting and connecting techniques towards reducing the weight and size of the IC housing has consistently progressed from the Dual In-line Package (DIP), the Plastic Quad Flat Package (PQFP) and the Ball Grid Array (BGA) to a chip housing which is only marginally larger than the chip itself, namely the Chip-Size Package (CSP). To enable this type of housing to be used for circuits in the future, intending users should familiarize themselves with some of the particular characteristics of the CSP.

: http://publica.fraunhofer.de/documents/N-54259.html