Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

FPGA implementation of a data-aided single-carrier frequency-domain equalizer for format-flexible receivers

FPGA-Implementierung eines datengestützten Einträger. Frequenzbereichsentzerrers für format-flexible Empfänger
 
: Elschner, R.; Frey, F.; Schmidt-Langhorst, C.; Fischer, J.K.; Schubert, C.

Kirstädter, A. (Hrsg.) ; Informationstechnische Gesellschaft -ITG-:
Photonische Netze. Tagungsband CD-ROM : Beiträge der 16. ITG-Fachtagung. 7. - 8. Mai 2015, Hochschule für Telekommunikation Leipzig
Berlin: VDE-Verlag, 2015 (ITG-Fachbericht 257)
ISBN: 978-3-8007-3938-7
pp.167-172
Fachtagung Photonische Netze <16, 2015, Leipzig>
English
Conference Paper
Fraunhofer HHI ()

Abstract
Format-flexible transceivers belong to the key components of software-defined networking which allows for dynamic reconfiguration to react to changing bandwidth demands. Enabled by the use of fast digital-to-analog (DAC) and analog-to-digital converters (ADC), coherent transmission technology is naturally compatible with this concept. Digital signal processing (DSP), in particular on the receive side, should support the flexibility. Data-aided algorithms have recently been shown to provide good and stable equalization performance regardless of the modulation format while requiring only small overhead for the training sequences. The efficient real-time implementation of such algorithms remains a challenge. In this contribution, we report on an implementation of a data-aided single-carrier frequency-domain equalizer on a field-programmable gate array (FPGA). In a hardware-in-the-loop co-simulation setup we compare the performance of the FPGA implementation and an unconstrained floating point implementation. Polarization-division multiplexed (PDM) 4-quadrature amplitude modulation (4QAM), PDM-16QAM and PDM-64QAM samples from simulation and experiment are processed to study the trade-off between fixed-point complexity and equalizer performance. For moderate fixed-point resolutions low performance penalties compared to the floating-point implementation are observed.

 

Formatflexible Sender und Empfänger gehören zu den Schlüsselkomponenten für einen software-gesteuerten Netzbetrieb, der es erlaubt, die Konfiguration der Netzinfrastruktur dynamisch anzupassen, um auf veränderliche Bandbreitenanforderungen reagieren zu können. Die kohärente Übertragungstechnik im Verbund mit schnellen Digital-Analog- und Analog-Digital-Wandlern bietet für dieses Konzept alle notwendigen Voraussetzungen. Die digitale Signalverarbeitung, insbesondere am Empfänger, sollte die Flexibilität unterstützen. Mit datengestützten Algorithmen lassen sich leistungsfähige und stabile Entzerrer realisieren, die unabhängig vom Modulationsverfahren arbeiten, während der Overhead für die benötigten Trainingssequenzen klein gehalten werden kann. Die effiziente Echtzeitimplementierung solcher Algorithmen bleibt aber eine Herausforderung. In diesem Beitrag berichten wir über die FPGA-Implementierung eines datengestützten Einträger-Frequenzbereichsentzerrers. Mit Hilfe einer Hardware-Kosimulation vergleichen wir die Leistungsfähigkeit der FPGA-Implementierung mit einer unbeschränkten Fließkomma-Variante des Algorithmus. Wir prozessieren durch Computersimulationen und experimentell gewonnene Signale mit PDM-4QAM-, PDM-16QAM- und PDM-64QAM-Modulation, um die Abhängigkeiten zwischen Festkomma-Auflösung und der Leistungsfähigkeit des Entzerrers zu studieren. Verglichen mit der Fließkomma-Variante ergeben sich nur geringe Einbußen in der Leistungsfähigkeit, wenn moderate Festkomma-Auflösungen gewählt werden.

: http://publica.fraunhofer.de/documents/N-375227.html