Options
2013
Doctoral Thesis
Titel
Zuverlässigkeit von CMOS-Bauelementen auf SOI für den Betrieb bei 250 °C
Abstract
Diese Arbeit behandelt die Zuverlässigkeit eines 1 µm-CMOS-Prozesses, der auf Silicon-on-Insulator (SOI)-Wafern gefertigt wurde und für die Anwendung im Temperaturbereich von -40 °C bis 250 °C vorgesehen ist. Dabei werden zwei Themen miteinander verbunden, die Hochtemperaturelektronik und die Zuverlässigkeit. Von Hochtemperaturelektronik spricht man, wenn es um die Anwendung von integrierten Schaltungen im Temperaturbereich oberhalb von 125 °C geht. Da die meisten Zuverlässigkeitsmechanismen, die Halbleiter betreffen können, durch Temperatureinfluss beschleunigt werden, ist die Zuverlässigkeit eines solchen Hochtemperaturprozesses besonders kritisch. Zudem ist die Mehrzahl der häufig angewandten Methoden zur beschleunigten Messung und Bewertung verschiedener Zuverlässigkeitsaspekte nicht für Testtemperaturen oberhalb von 250 °C vorgesehen. In dieser Arbeit wurde deshalb evaluiert, welche Aspekte bei Temperaturen von 250 °C und darüber hinaus besonders relevant sind und ob zusätzliche Mechanismen die Zuverlässigkeit beeinflussen. Die vorgestellten Untersuchungen beziehen sich auf das so genannte End-of-Line Monitoring, d. h. auf die Beurteilung der Zuverlässigkeit einzelner Bauteile nach der Prozessierung. Im Detail sind dies die Bewertung der Qualität und Zuverlässigkeit des 40 nm dicken Gateoxids und der Wolframmetallisierung, die Untersuchung der Programmierbarkeit, des Datenerhalts und der Zyklenfestigkeit von Single-Poly-EEPROM-Speicherzellen sowie die Charakterisierung und die Untersuchung der Langzeitstabilität von Transistoren und Testschaltungen. Bei EEPROM-Speicherzellen tritt oberhalb von 250 °C ein Mechanismus in Erscheinung, der für einen zusätzlichen Datenverlust und damit eine erhöhte Aktivierungsenergie sorgt. Bei der Zuverlässigkeit der Metallisierung spielt Elektromigration keine Rolle, bei Stressmigrationstests an Polysilizium-Metall-Kontakten konnte aber ein mit der Zeit ansteigender Widerstand beobachtet werden, der eine Folge aufgebrochener Wasserstoffbindungen ist. Bei Messungen zur Zuverlässigkeit des Gateoxids wurde festgestellt, dass Elektroneninjektion von Seiten des Polysilizium-Gates einen negativen Einfluss auf Durchbruchspannungen und Durchbruchzeiten von Gateoxidkondensatoren hat. Bei Untersuchungen zu den Auswirkungen heißer Ladungsträger auf die Lebensdauer von NMOS- und PMOS-Transistoren wurde der Einfluss des Back-Gates deutlich. Bei Messungen zur Parameterinstabilität von Transistoren bei negativer Gate-Source-Spannung (NBTI) konnte eine alternative Methode erfolgreich angewandt werden, bei der man statt der Schwellenspannungsänderung eine Stromänderung misst und so das Problem der sonst auftretenden Ausheilung umgeht. Bei der Charakterisierung von Transistoren und Ringoszillatoren wurde eine prinzipielle Funktionalität bis 400 °C festgestellt. Zudem traten im Rahmen der Messgenauigkeiten in einem Zeitraum von einigen Tausend Stunden keine Parameteränderungen an Ringoszillatoren und Bandgap-Schaltungen auf. Die Verwendung von CMOS auf SOI ist prinzipiell bis 400 °C möglich. Durch diese Arbeit ist eine Grundlage gelegt, um beschleunigte Zuverlässigkeitsuntersuchungen auch bei Temperaturen oberhalb von 250 °C durchführen und damit in einem angemessenen Zeitraum sinnvolle Aussagen über die Zuverlässigkeit bei Einsatztemperaturen von 250 °C machen zu können.
ThesisNote
Duisburg-Essen, Univ., Diss., 2013
Verlagsort
Essen