Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Aufbau einer Umgebung für die Simulation des Alterungsverhaltens von integrierten elektronischen Schaltungen

 
: Müller, Leif
: Müller, Jan; Jancke, Roland; Tetzlaff, Ronald

:
Fulltext urn:nbn:de:0011-n-2387231 (4.1 MByte PDF)
MD5 Fingerprint: 7c8c5738537aede0dc90b79a2c7ab6f7
Created on: 30.4.2013


Dresden, 2013, VII, 116 pp.
Dresden, TU, Dipl.-Arb., 2013
German
Thesis, Electronic Publication
Fraunhofer IIS, Institutsteil Entwurfsautomatisierung (EAS) ()

Abstract
Die fortschreitende Verringerung der Strukturgrößen in modernen Halbleiter-Technologien bedingt eine zunehmende Abhängigkeit der Bauelemente- und Schaltungseigenschaften von den Herstellungs- und Betriebsbedingungen der Transistoren. Alterungseffekte treten bei hochskalierten Bauelementen deutlich wahrnehmbar auf, dabei ändern sich neben den Nominalwerten auch die statistischen Bauelementeparameter mit ansteigender Betriebsdauer. Zunehmende Degradationseffekte sowie erhöhte Zuverlässigkeitsanforderungen machen es zukünftig notwendig, die Größe der parametrischen Abweichungen genauer zu kennen und frühzeitig im Entwurfsprozess zu berücksichtigen. In der vorliegenden Diplomarbeit werden Methoden zur Lebensdaueranalyse untersucht und eine offene Simulationsumgebung für die Analyse des Zuverlässigkeitsverhaltens integrierter Schaltungen entworfen und implementiert. Die Belastung an den Klemmen der einzelnen Bauelemente wird durch ein gegebenes Alterungsmodell bestimmt und auf die spezifizierte Lebensdauer extrapoliert. Die integrierte Schaltung wird durch das Anpassen von Transistorparametern gealtert. Die Anbindung an kommerzielle Werkzeuge stellt einen wesentlichen Aspekt dar, um eine Integration in industrielle Entwurfsabläufe sicherzustellen und eine Akzeptanz beim Nutzer zu erzeugen.

 

The continuous decrease of structure size in modern semiconductor technology entails increasing dependency of device and circuit properties from the producing and operating conditions of its transistors. Due to up-scaling from devices, the wears out effects that can occur are considerably detectable. Thereby, besides the nominal values, the statistical parameters of the devices change with upward operating duration. Increasing degradation effects as well as increasing requirements of dependability necessitates in the future more precise knowledge of the size of parametric variations and to consider that at an early stage in the design process. Methods of durability analysis will be under examination and an open simulation environment has been drafted and implemented for the analysis of dependability characteristics of integrating circuits in the present diploma thesis. Due to a given wear out model, the load of voltage or electricity at the pins of the particular devices will be determined and extrapolated to the specified durability. The fitting of transistor parameters will be used to emulate the wear out of the integrated circuit. In order to ensure integration in industrial design flow and to create acceptance for users, the interface to commercial tools will represent a key aspect. Example scenarios show the applicability of the developed aging simulation framework.

: http://publica.fraunhofer.de/documents/N-238723.html