Abstract
In dieser Veröffentlichung wird die Entwurfsmethodik für einen integrierten Phasenregelkreis in CMOS-Technologie für Funksysteme vorgestellt. In einem Top-Down-Entwurfsprozess werden zunächst die Anforderungen formuliert und die Parameter der Regelschleife berechnet. Unter Verwendung der Modellierungssprache Verilog-A wird dann das Verhalten der Schaltung simuliert und verifiziert und diese dann im Anschluss auf Transistorebene implementiert. Die gewonnenen Erkenntnisse stellen die Grundlage für weitere Untersuchungen zu stromsparenden Übertragungskonzepten für OOK (On-off keying)-modulierte Sender dar.

 

This paper describes the design methodology of CMOS-based integrated phase-locked-loop-circuits for wireless communication systems. In a top-down design process the first step is to establish a set of initial requirements and subsequently calculate the resulting pll parameters. Based on Verilog-A, a modelling language for analog circuits, the pll circuit is then modelled and simulated in order to verify the correct behavior and finally implemented on a transistor level. The simulation results are then used to evaluate low-power transmission concepts for OOK modulation based transmitters.