Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Solid-Liquid-Interdiffusion Bonding für 3D-Integration und Wafer-Level-Packaging

 
: Baum, M.; Hofmann, L.; Wiemer, M.; Gessner, T.

Verband der Elektrotechnik, Elektronik, Informationstechnik -VDE-; Bundesministerium für Bildung und Forschung -BMBF-, Deutschland; VDI/VDE Innovation+Technik, Berlin:
MikroSystemTechnik Kongress 2009. Proceedings. CD-ROM : 12. - 14. Oktober 2009, Berlin
Berlin: VDE-Verlag, 2009
ISBN: 978-3-8007-3183-1
4 pp.
MikroSystemTechnik Kongress <2009, Berlin>
German
Conference Paper
Fraunhofer ENAS ()

Abstract
Die Miniaturisierung und die Erhöhung der Funktionalität und Komplexität mikrosystemtechnischer Komponenten erzwingen ein verstärktes Einbeziehen der dritten Dimension sowohl auf Chip- aber auch auf Waferebene. Hier geforderte Packagingtechnologien müssen neben dem mechanischen Verkapseln der Sensor-/Aktoreinheit auch die elektrische Kontaktierung derselben realisieren. Demzufolge müssen leitfähige und damit vorrangig metallische Verbindungen genutzt werden. Das vorgestellte Waferbondverfahren basiert auf einer kurzzeitigen Flüssigphase eines Bondpartners und der darauffolgenden isothermen Erstarrung durch Diffusion und Vermischung mit einem zweiten Bondpartner (Solid- Liquid Interdiffusion - SLID) und entspricht zusätzlich den Anforderungen an Prozesstemperaturen kleiner 400 Grad C. Neben dem Stand der Wissenschaft werden in dieser Arbeit die Schichtabscheidung, das Bondverfahren und die Charakterisierung der Verbindung beschrieben. Für die experimentellen Untersuchungen wurden 4 Zoll Si-Wafer verwendet und als SLID - Materialpartner Cu und Sn ausgewählt. Diese Bondverbindungen sind auf Chip- und Komponentenlevel bereits ausführlich untersucht und sollen nun auch für Waferbondverfahren eingesetzt werden. Abschließend werden die Möglichkeiten für den Einsatz dieser Technologie bewertet.

 

The ongoing miniaturization and functionalisation as well as the increasing complexity of microsystems forces a strong inclusion of the third dimension for both chip and wafer level packaging. Required packaging technologies have to realize the mechanical housing as well as the electrical connection of the sensor or actuator devices. Therefore conductive and mainly metallic interconnects have to be used. The presented wafer bonding technology is based on a transient liquid phase of one bonding partner and the immediate isothermal solidification through diffusion and mixing with a second bonding partner (Solid-Liquid Interdiffusion - SLID) and, additionally the bonding temperatures are below 400 deg C. Next to the state of the art this article describes the layer deposition, the bonding process and the characterization of the bond. For the experimental setup 4 inch silicon wafers were used. Cu and Sn were chosen as SLID partner because this combination is widely used for chip and component integration and well investigated at this level. Now also wafer bonding should be developed with Cu/Sn and at least the possibilities of such a technology should be evaluated.

: http://publica.fraunhofer.de/documents/N-151809.html