Erstellung und Verifizierung eines VHDL-AMS-Modells für einen kapazitiven Delta-Sigma-Modulator

In dieser Arbeit wurde untersucht, welche Möglichkeiten die Hardwarebeschreibungssprache VHDL-AMS1 zur Optimierung des Entwicklungsablaufes eines kapazitiven Delta-Sigma-Umsetzers in SC-Technik2 bietet. Dazu wurden VHDL-AMSModelle der Einzelkomponenten erstellt und Simulationszeiten und ergebnisse mit SPICE/SPECTRE- Transistormodellen verglichen. Aus den entwickelten Einzelmodellen wurde ein differentieller Delta-Sigma-Modulator 1. Ordnung aufgebaut. Es erfolgt ein Vergleich der Simulationsergebnisse und zeiten mit verschiedenen Modellen, aus denen Aussagen über die Einsatzmöglichkeiten abgeleitet werden.