Forschungs-Bericht

Titel/Thema

Aufbau, Inbetriebnahme und Verifizierung einer optischen Datenstrecke mit Hilfe des Fibre Channel Protokolls Universität, Gebäude 37 D-66123 Saarbrücken

Telefon +49 (0) 6 81/93 02-0 Telefax +49 (0) 6 81/93 02-0 e-mail: Datum: 30.09.2008

Auftraggeber DiplIng. C. Weingard	Projektnummer 165956	Berichtsnummer/Revision 081 Vertraulichkeitsgrad	26-TW Textseiten 86 Anlagen CD-ROM
Verfasser	Abteilung	Telefon	Unterschrift
Schmidt, Markus	Gerätebau		M. Scenett
Freigabe für Inhalt	110/1	Freigabe für externe Verteilur	ng
DiplIng. C. Weingard	MUM	DiplIng. W. Bähr	W. Jac , 29.09.08
Name	Unterschrift	Name	Unterschrift
Stichworte (max. 8): Fibre Channel, SCSI, optische Da	atenverbindung		

Zusammenfassung

Das Ziel der vorliegenden Diplomarbeit bestand darin, zusammen mit einem Kommilitonen eine optische Datenverbindung mit Hilfe des Fibre Channel Standards herzustellen.

Die verschiedenen, umfangreichen Aufgabengebiete wurden unterteilt in die PC-seitige Anbindung einer Fibre Channel Kaufkarte (Host Bus Adapter) und dem Design der optischen Schnittstelle in eine FPGA-Hardware.

Diese Diplomarbeit beschäftigt sich mit dem Impementieren einer optische Schnittstelle in ein FPGA. Außerdem müssen die protokollspezifischen Mechanismen des Fibre Channel Protokolls erfüllt werden. Dafür soll unter anderem ein Fibre Channel Core von Xilinx verwendet werden. Am Ende wird ein Interface angestrebt, welches erlaubt, die Schnittstelle als komplettes Modul in andere Projekte zu importieren.

Im Verlauf der Diplomarbeit stellte sich heraus, dass es nötig war, auf Basis des Fibre Channel Protokolls, ein SCSI Protokoll zu verwenden. Auf Grund von Schwierigkeiten beim Zugriff auf den Host Bus Adapter soll nun das FPGA an das Betriebssystem eine Authentifizierung als Festplatte senden.

Verteiler¹

Hinweis

Weitergabe sowie Vervielfältigung dieser Unterlage, Verwertung und Mitteilung ihres Inhaltes ist – auch auszugsweise – nicht gestattet, soweit nicht ausdrücklich zugestanden. Zuwiderhandlung verpflichtet zum Schadenersatz. Alle Rechte vorbehalten, insbesondere für den Fall der Patenterteilung oder GM-Eintragung.

¹ 1 x Auftraggeber, 1 x IZFP, falls nur Zusammenfassung zur Kenntnisnahme: "z.K." anfügen.



Hochschule für Technik und Wirtschaft des Saarlandes University of Applied Sciences



Gerätebau und Systementwicklung

Fachbereich Elektrotechnik

Diplomarbeit 2008

Aufbau, Inbetriebnahme und Verifizierung einer optischen Datenstrecke mit Hilfe des Fibre Channel Protokolls

Markus Schmidt geb. in D-66822 Lebach

Matrikelnummer: 3419525

Betreuer:	Dipl Ing. (FH) Christoph Weingard	IzfP Saarbrücken
	Dipl Ing. (FH) Hendrik Theado	IzfP Saarbrücken

Referent:Prof. Dr. - Ing. Volker SchmittHochschule für Technik und Wirtschaft des Saarlandes



Hochschule für Technik und Wirtschaft des Saarlandes University of Applied Sciences



Gerätebau und Systementwicklung

Eidesstattliche Erklärung

Die vorliegende Arbeit habe ich eigenständig verfasst. Dabei standen mir ausschließlich die genannten Hilfsmittel zur Verfügung. Das Thema wurde in gleicher oder ähnlicher Form noch nicht an anderer Stelle vorgelegt.

Saarbrücken, den 30.09.08

Markus Schmidt

Inhaltsverzeichnis

1	Ein	leitu	ng	1
2	Fib	re Cł	nannel Protokoll	3
	2.1	Stru	ktur und Konzept	3
	2.2	8B/ [,]	10B-Code	7
	2.3	Ord	ered Sets	8
	2.4	Initia	alisierung der Verbindung	10
	2.5	Der	Übertragungsrahmen	11
	2.6	Der	Header	12
	2.7	Link	Service	17
	2.8	Log	in Prozedur	18
	2.8.	.1	Fabric Login	18
	2.8.	2	Port Login	20
	2.8.	.3	Prozess Login	21
3	SC	SI Pr	otokoll	22
	3.1	Allg	emeines zu SCSI	22
	3.2	FCF	° CMD	23
	3.3	FCF	YFER_RDY	26
	3.4	FCF	? DATA	27
	3.5	FCF	P RSP	29
	3.6	SCS	SI Kommandos	31
	3.6.	.1	Inquiry	31
	3.6.	2	Test Unit Ready	35
	3.6.	.3	Report LUN	
	3.6.	.4	Read Capacity	

4	(Opti	isch	e Schnittstelle	40
	4.1	I	Har	dware	40
	4.2	2	Roc	ket IO	45
	4	4.2.	1	Allgemeiner Aufbau	45
	4	4.2.2	2	Takteinstellungen	47
	4	4.2.3	3	GTP Sender	50
	4	4.2.4	4	GTP Empfänger	51
	4.3	3	Fibr	e Channel Core	52
	4.4	1	Mar	agement Interface	56
	4.5	5	Loo	pback Tests	60
_		o			~ 4
5	(Cile	ntin	terface	64
	5.1	I	Stru	ktur und Konzept	64
	5.2	2	Steu	Jerung	66
	5.3	3	Sen	der	67
	5.4	5.4 Empfänger			
6	I	Erge	ebni	S	71
_		-			
1	4	zus	amn	ientassung	15
8	(Que	llen	verzeichnis	77
9	1	Abb	ildu	ngsverzeichnis	78
10) [.]	Tab	eller	וverzeichnis	80
1 [.]	1	Anhang81			81

1 Einleitung

Das Fraunhofer Institut für zerstörungsfreie Prüfverfahren in Saarbrücken entwickelt Prüfgeräte zur Charakterisierung und Analyse von Werkstoffen. Da der Anspruch an die moderne Messtechnik stetig ansteigt immer schneller genauere Messwerte zu liefern, wird proportional dazu auch die produzierte Datenmenge größer. Diese Daten müssen über eine leistungsstarke Datenverbindung von dem Messsystem zu einem Computer gesendet werden, der diese erfasst und auswertet.

Die zur Zeit eingesetzte Technik zur Datenkommunikation ist eine Ethernetverbindung mit 100 Mbit/s, auf deren Basis das Netzwerkprotokoll UDP eingesetzt wird. Diese Datenübertragung erreicht nun auf Grund des Fortschrittes ihre maximale Kapazität. Deswegen ist das Fraunhofer Institut auf der Suche nach einem zukunftssicheren Kommunikationssystem, welches die Ansprüche erfüllt, um das aktuelle System abzulösen.

Als Abschluss des Studiums der Elektrotechnik, Fachrichtung Mikro- und Telekommunikationstechnik, soll nun eine optische Datenübertragungsstrecke mit bis zu 4 GB/s unter der Verwendung des Fibre Channel Protokolls realisiert werden. Die Verbindung soll zwischen einem FPGA-Entwicklungsboard und einem Fibre Channel fähigen PCI-Express Host Bus Adapter etabliert werden.

Das Thema wird im Rahmen von insgesamt zwei Diplomarbeiten bearbeitet. Dabei befasst sich eine Diplomarbeit mit dem softwaremäßigen Zugriff auf den Host Bus Adapter. Anschließend soll eine Testsoftware programmiert werden und ein weiterverwendbares Softwaremodul zur Einbindung in anderen Projekten.

Diese Diplomarbeit beschäftigt sich mit dem zweiten Schwerpunkt. Dazu soll eine optische Schnittstelle in ein FPGA implementiert werden. Außerdem müssen die protokollspezifischen Mechanismen des Fibre Channel Protokolls erfüllt werden. Schließlich wird ein Interface angestrebt, welches erlaubt, die Schnittstelle als komplettes Modul in andere Projekte zu importieren. Zur Realisierung dieser Aufgaben soll unter anderem ein Fibre Channel Core von Xilinx verwendet werden.

Im Verlauf der Diplomarbeit stellte sich heraus, dass es nötig ist, auf Basis des Fibre Channel Protokolls, ein SCSI Protokoll zu verwenden. Auf Grund von Schwierigkeiten beim Zugriff auf den Host Bus Adapter soll nun das FPGA an das Betriebssystem eine Authentifizierung als Festplatte senden.

Im ersten Teil der Diplomarbeit wird auf das Fibre Channel und SCSI Protokoll eingegangen, um die theoretischen Grundlagen zu schaffen. Der zweite Teil beschäftigt sich mit dem Implementieren der optischen Schnittstelle. Dafür sind folgende Schritte notwendig. Das Konfigurieren der FPGA-Hardware, das Implementieren des Fibre Channel Core und schließlich das Überprüfen der Funktionalität mittels verschiedener Loopbacktests. Der dritte Teil beginnt mit einer Beschreibung eines flexiblen Interfaces mit der Zielsetzung, die Login Prozedur an das Betriebssystem zu senden und auf entsprechende Kommandos zu reagieren.

2 Fibre Channel Protokoll [2, 3, 4, 10,11]

2.1 Struktur und Konzept

Fibre Channel ist eine serielle, High-Speed Datenverbindung, die gleichermaßen für Netzwerke und Massenspeicher geeignet ist. Die Übertragungsrate erreicht zur Zeit eine Geschwindigkeit von bis zu 10 GB/s. Darüber hinaus ist es durch die Unterstützung verschiedener Netzwerkstrukturen sehr flexibel einsetzbar. Die drei verschiedene Netzwerkstrukturen (Abbildung 2.1 - 2.3), in der Fibre Channel betrieben werden kann, sind Switched Fabric, Arbitrated Loop und Point to Point.



Abbildung 2.1: Switched Fabric Struktur [2]



Abbildung 2.2: Arbitrated Loop Struktur [2]



Abbildung 2.3: Point to Point Struktur [2]

Als Übertragungsmedium kann nicht nur Glasfaser genutzt werden, sondern auch Kupferkabel wie Twisted-Pair- oder Koax-Kabel sind zulässig.

Fiber Channel ist ein offener Standard, der durch ANSI definiert ist und alle wichtigen höheren Protokolle unterstützt, wie zum Beispiel IP (Internet Protocol), ATM (Asynchronous Transfer Mode), HIPPI (High Performance Parallel Interface), SCSI (Small Computer System Interface) und so weiter. Das heißt, Fibre Channel verfügt über keinen eigenen Befehlssatz, sondern stellt lediglich den Datentransfer zwischen den einzelnen Teilnehmern her. Wegen der Unterstützung unterschiedlicher Paketlängen, von prinzipiell 0 Bytes bis 2048 Bytes pro Paket, ist der Standard daher einerseits optimal geeignet für kleine I/Os, wie sie typischerweise bei Datenbanken auftreten; andererseits ist er aber auch in der Lage größere Datenmengen, wie sie zum Beispiel in Video-Applikationen vorkommen, effektiv und ohne viel zusätzlichen Overhead zu übertragen.

In den bereits erwähnten Netzwerkstrukturen kann der Anwender verschiedene Verbindungstypen aufbauen, die als sogenannte Serviceklassen bezeichnet werden. Fibre Channel unterscheidet zwischen fünf Serviceklassen (Tabelle 2.1).

Serviceklasse	Beschreibung
1	verbindungsorientiert
2	verbindungslos mit Bestätigung
3	verbindungslos ohne Bestätigung
4	parallele Übertragung
5	parallel und isochron

Die Serviceklasse 1 stellt eine dedizierte Verbindung zwischen Sender und Empfänger her. Alle gesendeten Pakete werden vom Empfänger quittiert. Während des Bestehens dieser Verbindung können keine anderen Teilnehmer die verbundenen Partner ansprechen.

Die Serviceklasse 2 ist eine "verbindungslose" Methode mit Bestätigung des Datentransfers. Dies bedeutet, dass der Weg, den die Datenpakete nehmen, unbestimmt ist. Die verfügbare Bandbreite kann hierbei unter mehreren Teilnehmern aufgeteilt werden.

Die Serviceklasse 3 ist ähnlich wie die Klasse 2, jedoch ohne Bestätigung des Datentransfers. Diese Verbindungsklasse wird in der Regel bei Massenspeichersystemen genutzt. Da die Empfangsbestätigung durch das höhere SCSI-Protokoll ausgeführt wird, ist auf der unteren FC-Protokollebene keine Empfangsbestätigung notwendig.

In Serviceklasse 4 werden Datenpakete zwischen zwei Teilnehmern in einem Netzwerk unter Ausnutzung mehrerer Verbindungsmöglichkeiten bei garantierter Bandbreite ausgetauscht.

Serviceklasse 5 ist ähnlich wie Klasse 4, jedoch bei zusätzlicher isochroner Datenübertragung.

Da Fibre Channel durch unterschiedliche Kabel, Netzwerkstrukturen und Übertragungsmodi sehr vielseitig anwendbar ist, haben die Entwickler die Definition des FC-Protokolls in fünf verschiedene Protokollschichten (Abbildung 2.4) untergliedert.

In der FC-0-Schicht werden die Definitionen der physikalischen Verbindungen (Kabel, Stecker, Sender und Empfänger) zusammengefasst.



Abbildung 2.4: FC - Protokollschichten [3]

Die FC-1-Schicht regelt die Einkopplung der Datenbits in den Übertragungstakt und steuert die 8/10-Bit-Kodierung-/Dekodierung. Hierdurch wird eine Signalbalance von 50 Prozent erreicht (gleich viele High wie Low Pegel bei der Signalübertragung), was zu einer extrem niedrigen Bit-Fehlerrate führt. Durch diese Methode wird allerdings die zu transportierende Datenmenge um 25 Prozent erhöht, was durch eine entsprechend schnellere Übertragungsrate kompensiert werden muss.

Die FC-2-Schicht ist für die Steuerung des Datenflusses verantwortlich. Hier werden die einzelnen Transferpakete mit Adresse, Daten und CRC-Information zusammengestellt. Diese Schicht übernimmt auch die Bestätigung der Übertragung.

In der FC-3-Schicht werden gemeinsame Funktionalitäten von Gruppen von Netzwerkteilnehmern definiert.

In der FC-4-Schicht wird schließlich die Unterstützung der höheren Protokolle (IP, IEEE 802, HIPPI oder SCSI) geregelt. Insgesamt können in dieser Schicht bis zu 255 verschiedene höhere Protokolle definiert werden, was noch genügend Raum für zukünftige Protokolle lässt.

2.2 8B/10B-Code

Der 8B/10B-Code ist ein Leitungscode der im Fibre Channel Protokoll eingesetzt wird. Dabei werden 8 Bit Daten mit 10 Bit so kodiert, dass zum einen ein Gleichspannungsausgleich gewährleistet ist und zum anderen eine Taktrückgewinnung aus dem Datensignal möglich ist. Die Anzahl von Einsen pro Symbol unterscheidet sich maximal um zwei von der Anzahl der Nullen. Dies ergibt drei Typen von Symbolen, neutrale, positive und negative Ungleichheit (Disparity). Die maximale Länge gleicher Bits ist auf fünf beschränkt und es muss ein Pegelwechsel erfolgen. Dies ermöglicht eine einfache Taktrückgewinnung aus dem Datensignal. Ein uncodiertes Informationsbyte besteht aus acht Informationsbits (A, B, C, D, E, F, G, H) und einer Kontrollvariable (Z). Die Namensnotation ist mit Zxx.y festgelegt und wird wie in Abbildung 2.5 gebildet. Als Kontrollvariable Z ist entweder ein D oder ein K zulässig. Der Buchstabe D bedeutet, dass es sich um ein Datenwort handelt und der Buchstabe K signalisiert ein Steuerzeichen.





Für xx wird der Dezimalwert aus den Informationsbits A - E eingesetzt und an der Stelle y steht der Dezimalwert aus F - H. Aus diesen Informationen wird dann ein gültiger 10 Bit-Code gebildet. Es gibt Daten- bzw. Steuerzeichen mit einem Codewort, diese besitzen dann eine gleiche Anzahl von Einser und Nullen. Die meisten Datenbzw. Steuerzeichen besitzen jedoch zwei mögliche 10 Bit Codewörter. Eine mit mehr Einsen als Nullen und eine invertierte Version mit mehr Nullen als Einsen. Der Sender wählt immer so die Codewörter aus, dass ein Gleichspannungsausgleich gewährleistet ist.

2.3 Ordered Sets

Ein Ordered Set (Befehlssatz) ist eine Kombination aus einem Steuerwort und aus drei Datenwörtern und ist somit vier Byte groß. Es werden dabei drei Typen unterschieden.

Als erstes sind die Frame Delimiters (Rahmen-Begrenzungssymbole) zu nennen, die ein Start of Frame (SOF) oder ein End of Frame (EOF) signalisieren und auch die Serviceklasse bestimmen.

Ein weiterer Typ sind die Primitive Signals (Grundsignale). Sie werden benutzt um Ereignisse und Aktionen anzuzeigen. Insgesamt gibt es 16 unterschiedliche Signale. Die beiden wichtigsten sind zum einen IDLE, das gesendet wird, wenn sich der Port im Leerlauf befindet. Zum anderen R_RDY, was anzeigt, dass der Empfänger seinen Speicher geleert hat und bereit für neue Daten ist.

Als letzter Typ gibt es vier sogenannte Primitive Sequences (Grundsequenzen). Diese zeigen den aktuellen Zustand des Anschlusses an und werden solange übertragen, bis sich der Zustand ändert (siehe Abschnitt 2.4).

In Tabelle 2.2 ist eine Übersicht der wichtigsten Befehlssätze zusammengestellt, die auch später verwendet werden.

Abkürzung	Funktion	Befehlssatz	Hex Wert
SOF _{i3}	SOF Initiate Class 3	K28.5 - D21.5 - D22.2 - D22.2	BC B5 56 56
SOF _{n3}	SOF Normal Class 3	K28.5 - D21.5 - D22.1 - D22.1	BC B5 36 36
EOFt	EOF Terminate	K28.5 - D21.4 - D21.3 - D21.3 K28.5 - D21.5 - D21.3 - D21.3	BC 95 75 75 BC B5 75 75
EOFn	EOF Normal	K28.5 - D21.4 - D21.6 - D21.6 K28.5 - D21.5 - D21.6 - D21.6	BC 95 D5 D5 BC B5 D5 D5
IDLE	Idle	K28.5 - D21.4 - D21.5 - D21.5	BC 95 B5 B5
R_RDY	Receiver Ready	K28.5 - D21.4 - D10.2 - D10.2	BC 95 4A 4A
CLS	Close	K28.5 - D5.4 - D21.5 - D21.5	BC 85 B5 B5
NOS	Not Operational	K28.5 - D21.2 - D31.5 - D5.2	BC 55 BF 45
OLS	Offline	K28.5 - D21.1 - D10.4 D21.2	BC 35 8A 55
LR	Link Reset	K28.5 - D9.2 - D31.5 - D9.2	BC 49 BF 49
LRR	Link Reset Response	K28.5 - D21.1 - D31.5 - D9.2	BC 35 BF 49

Tabelle 2.2:
Tabelle 2.2:

2.4 Initialisierung der Verbindung

Es wird hier und auch im weiteren Verlauf der Diplomarbeit immer von einer Point to Point Struktur ausgegangen. Die Initialisierung und die Loginprozedur kann sich bei anderen Netzwerkstrukturen stark unterscheiden und soll hier nicht näher betrachtet werden.

Nach dem Einschalten des Ports beginnt dieser mit dem Senden von NOS Sequenzen (Abbildung 2.6). NOS bedeutet, dass ein Link-Fehler vorliegt bzw. dass der Empfänger zur Zeit nicht erreichbar ist. Diese werden solange gesendet, bis entweder auch ein NOS empfangen wird und der Teilnehmer in den Zustand OLS wechselt oder der Empfänger hat die NOS Sequenzen bereits erhalten, und signalisiert mit OLS, dass er bereits im Offline Zustand ist. Der Teilnehmer, der als erster in den Offline Zustand wechselt, wartet nun bis der andere Teilnehmer dies erkennt und einen Link Reset durchführt. Dies wird dann durch das Senden von LR Sequenzen deutlich gemacht. Der Link Reset muss nun von dem Empfänger in Form einer LRR Sequenz quittiert werden. Wurde diese Quittierung wiederum erkannt, beginnt dieser Teilnehmer mit dem Senden von Idle Sequenzen. Der Empfänger erkennt das und wechselt nun auch in den Idle Zustand. Beide Teilnehmer befinden sich nun im Leerlauf und sind bereit, Daten zu senden bzw. zu empfangen. Die Idle Sequenzen werden nun weiter als Füllwörter gesendet.



Abbildung 2.6: Ablauf der Initialisierung

2.5 Der Übertragungsrahmen

Der Fibre Channel Rahmen ist wie in Abbildung 2.7 aufgebaut. Die ersten vier Bytes müssen einen Start of Frame Begrenzungssymbol enthalten, um den Anfang des Rahmens zu definieren. Demzufolge müssen auch die letzten vier Bytes einen End of Frame Begrenzungssymbol enthalten, um das Ende des Rahmens zu markieren.



Abbildung 2.7: Aufbau eines Übertragungsrahmens [10]

Im Anschluss an den Start of Frame wird der Header übertragen. Der Header ist 24 Byte groß und soll im nächsten Abschnitt genauer erläutert werden. Nach dem Header folgen die eigentliche Nutzdaten (Payload). Dabei muss beachtet werden, dass maximal 2112 Bytes pro Rahmen übertragen werden können. Danach ist es erforderlich, einen neuen Rahmen zu generieren. Werden weniger Bytes übertragen, ist darauf zu achten, dass die Anzahl der übertragenen Bytes ein ganzes Vielfaches von Vier ist. Um das zu erreichen, werden Füllbytes hinzugefügt. Sollen zum Beispiel 13 Bytes übertragen werden, müssen noch drei Füllbytes ergänzt werden, um so auf eine Gesamtlänge von 16 Bytes zu kommen. Nach den Nutzdaten folgt anschließend ein vier Byte großer CRC (Cyclic Redundancy Check) Wert. Mit dem CRC Wert wird festgestellt, ob ein Fehler während der Übertragung aufgetreten ist. Nach dem CRC Wert wird, das Ende des Rahmens mit einem End of Frame markiert.

Mehrere Rahmen können nun zu einer Sequenz (Abbildung 2.8) zusammengefasst werden. Da ein Rahmen bis zu 2112 Byte Nutzdaten übertragen kann, ist es notwendig bei größeren Datenmengen diese in mehrere Rahmen zu verteilen. Um nun zu gewährleisten, dass diese auch in der richtigen Reihenfolge beim Empfänger ankommen, werden die Rahmen (max. 65536) in einer Sequenz zusammengefasst und mit einer Nummer im Header versehen. So können in einer Sequenz 138 MByte versendet werden. Ein Exchange ist eine offene Verbindung zwischen zwei Teilnehmern und besteht wiederum aus mehren Sequenzen (Abbildung 2.8). Ein Exchange wird von dem Initiator gestartet. Die erste Sequenz beinhaltet in der Regel einen Befehl. Alle Aktionen, die sich daraufhin auf diesen Befehl beziehen, müssen innerhalb diesem Exchange bleiben. Ist der Befehl abgeschlossen, wird auch der Exchange beendet.



Abbildung 2.8: Gliederung in Sequenz und Exchange [10]

2.6 Der Header

Der Header dient zur Kennzeichnung der Nutzdaten. Er enthält Informationen über den Sender, den Empfänger, über die Art der Daten und wie diese zu behandeln sind. Der Aufbau ist in Abbildung 2.9 gezeigt. Im Folgenden werden die einzelnen Felder kurz erklärt und eine Auswahl an möglichen Inhalten angegeben, die für diese Diplomarbeit relevant sind.

Bits Word	31 24	23 16	15 08	07 00
0	R_CTL		D_ID	
1	CS_CTL/Priority		S_ID	
2	TYPE		F_CTL	
3	SEQ_ID	DF_CTL	SEQ_	_CNT
4	OX	_ID RX_ID		
5		Para	meter	

Abbildung 2.9: Aufbau des Headers [3]

R_CTL (Word 0 / Bits 31 - 24)

Das acht Bit große Routing Control Feld identifiziert die Kategorie des Rahmens (Tabelle 2.3) und ist wiederum in zwei vier Bit Felder untergliedert. Von Bit 31 - 28 ist das Routing Feld und von Bit 27 - 24 das Informationsfeld definiert.

Routing Feld	Informationsfeld	Hex Wert	Frametype	Beschreibung
1000	0001	81	Basic Link Services	Abort Sequence
0010	0010	22	Extended Link Services	Abfrage (Request)
0010	0011	23	Extended Link Services	Antwort (Reply)
0000	0001	01	Device Data Frame	SCSI Data Frame
0000	0101	05	Device Data Frame	SCSI XFER-RDY Frame
0000	0110	06	Device Data Frame	SCSI Commando Frame
0000	0111	07	Device Data Frame	SCSI Response Frame

<u>Tabelle 2.3.</u> Verwendele Rouling Codes	<u>Tabelle 2.3:</u>	Verwendete Routing Codes
--	---------------------	--------------------------

D_ID (Word 0 / Bits 23 - 0)

In diesem Feld wird die Empfängeradresse (Destination ID) versendet. Dabei sind bereits einige Bereiche als Sonderadressen reserviert. Zwei davon sind FF FF FFh (Broadcast) und FF FF FEh (F Port). Die Adressen 00 00 00h bis FF FC 00h können bedenkenlos verwendet werden.

CS_CTL / Priority (Word 1 / Bit 31 - 24)

Abhängig von Bit 17 im Frame Control Feld hat das Feld die Bedeutung CS_CTL oder Priority. Da jedoch dieses Feld im Rahmen dieser Arbeit nicht verwendet wird, soll es hier auch nicht näher erläutert werden. Es wird als Defaultwert immer 00h angenommen.

S_ID (Word 1 / Bit 23 - 0)

Dieses Feld ist für die Adresse des Absenders (Source ID) reserviert. Es gilt der gleiche Adressbereich und die Besonderheiten wie bei der Empfängeradresse (D_ID).

TYPE (Word 2 / Bit 31 - 24)

Das Feld hat die gleiche Aufgabe wie das R_CTL Feld. Es kennzeichnet den Typ des aktuellen Rahmen. Dabei müssen die Angaben im R_CTL Feld und in diesem Feld konsistent sein. Verwendet werden hier nur drei verschiedene Typen, die in der Tabelle 2.4 aufgelistet sind.

<u> Tabelle 2.4:</u>	Verwendete Type Codes

Type Code	Frametype
00	Basic Link Services
01	Extended Link Services
08	SCSI Frame

F_CTL (Word 2 / Bit 23 - 0)

Das Frame Control Feld enthält verschiedene Kontrollinformationen in Bezug auf den Rahmen. Es werden vor allem Angaben über den Exchange und die Sequenz gemacht. In den letzten beiden Bits wird auch über die Anzahl der Füllbytes informiert, die am Ende der Nutzdaten hinzugefügt werden müssen, um ein Vielfaches von Vier zu erreichen. Die Tabelle 2.5 verschafft einen Überblick zu den einzelnen Bits und deren Bedeutung. Auch hier werden nur die Bits näher betrachtet, die im späteren Verlauf von Bedeutung sind.

Bit	Bit Name	Beschreibung
23	Exchange Context	0 = Frame vom Exchange Absender 1 = Frame vom Exchange Empfänger
22	Sequence Context	0 = Sequenz Absender 1 = Sequenz Empfänger
21	First Sequence	0 = Nicht die erste Sequenz des Exchanges 1 = Erste Sequenz des Exchanges
20	Last Sequence	0 = Nicht die letzte Sequenz des Exchanges 1 = Letzte Sequenz des Exchanges
19	End Sequence	0 = Nicht der letzte Frame des Exchanges 1 = Letzter Frame des Exchanges
18	End Connection	Nicht verwendet, wird auf Null gesetzt
17	CS_CTL / Priority enable	Nicht verwendet, wird auf Null gesetzt
16	Sequence Initiative	0 = Sequenzinitiative behalten 1 = Sequenzinitiative abgeben
15	X_ID reassigned	Nicht verwendet, wird auf Null gesetzt
14	Invalidate X_ID	Nicht verwendet, wird auf Null gesetzt
13-12	ACK Form	Nicht verwendet, wird auf Null gesetzt
11	Data Compression	Nicht verwendet, wird auf Null gesetzt
10	Data Encryption	Nicht verwendet, wird auf Null gesetzt
9	Retransmitted Sequence	Nicht verwendet, wird auf Null gesetzt
8	Unidirectional Transmit	Nicht verwendet, wird auf Null gesetzt
7-6	Continue Sequence Condition	Nicht verwendet, wird auf Null gesetzt
5-4	Abort Sequence Condition	Nicht verwendet, wird auf Null gesetzt
3	Relative offset present	0 = Parameterfeld ist unbedeutend 1 = Parameterfeld beinhaltet den relativen Offset

2	Exchange reassembly	Nicht verwendet, wird auf Null gesetzt
1-0	Fill Data Bytes	Die Anzahl der Füllbytes am Ende des Payloads 00 = Null Füllbytes 01 = Ein Füllbyte 10 = Zwei Füllbytes 11 = Drei Füllbytes

SEQ_ID (Word 3 / Bit 31 - 24)

Die Sequenz Nummer wird vom Sequenzinitiator vergeben und kennzeichnet den Rahmen. Alle Übertragungsahmen, die sich auf den Initiatorrahmen beziehen, müssen die gleiche Sequenznummer in diesem Feld haben.

DF_CTL (Word 3 / Bit 23 - 16)

Das Data Control Feld kennzeichnet den optionalen Header. Dieser wird jedoch bei SCSI over Fibre Channel nicht benötigt und bekommt den Wert 00h zugewiesen.

SEQ_CNT (Word 3 / Bit 15 - 0)

Der Sequenzzähler bestimmt die Reihenfolge der Rahmen einer Sequenz. Beginnend mit Null, wird bei jedem neuen Rahmen in der Sequenz der Zähler inkrementiert. So ist es dem Empfänger möglich, die Rahmenreihenfolge zu kontrollieren und gegebenenfalls in die richtige Reihenfolge zu ordnen.

OX_ID (Word 4 / Bit 31 - 16)

Die OX_ID (Originator Exchange ID) wird vom Exchange Absender vergeben und kennzeichnet den Exchange. Alle Sequenzen, die sich auf diesen Exchange beziehen, müssen die gleiche OX_ID besitzen.

RX_ID (Word 4 / Bit 15 - 0)

Die RX_ID (Responder Exchange ID) wird vom Exchange Empfänger vergeben. Da dieses Funktion nicht genutzt wird, muss das Feld den Wert FF FFh beinhalten.

Parameter (Word 5 / Bit 31 - 0)

In dem Parameter Feld kann ein relativer Offset definiert werden, der das erste Byte der Nutzdaten kennzeichnet. Soll diese Funktion genutzt werden, muss das Bit 3 im F_CTL gesetzt werden. Im anderen Fall hat dieses Feld keine Funktion.

2.7 Link Service

Die Fibre Channel Link Service Rahmen werden dazu verwendet, um Aufgaben der Fibre Channel Schichten auszuführen. Sie werden benutzt, um zwischen zwei Geräten die Betriebsparameter festzulegen, Kanalfehler zu reparieren und den physikalischen Status zu überprüfen. Die Link Service Rahmen sind in Basic Link Service und Extended Link Service unterteilt. Die Auswahl des Service findet im Header statt. Die Felder R_CTL (Tabelle 2.3) und TYPE (Tabelle 2.4) bestimmen, welcher Service verwendet werden soll.

Der Basic Link Service umfasst sechs Funktionen, die über das R_CTL Feld ausgewählt werden. Interessant für diese Diplomarbeit ist nur die Abbruchsequenz (ABTS). Die Abbruchsequenz wird vom Initiator gesendet, wenn ein ausstehender Exchange nach einer Zeitüberschreitung noch unbeantwortet bzw. unvollständig ist. Bei der Sequenz werden keine Nutzdaten gesendet. Alle nötigen Informationen werden im Header übertragen. Das OX_ID Feld beinhaltet dabei die Nummer des fehlerhaften Exchange.

Die Funktionen des Extended Link Services werden im Gegensatz zum Basic Link Service nicht im R_CTL Feld ausgewählt, sondern über das erste Datenwort in den Nutzdaten. In den Feldern R_CTL und TYPE wird lediglich eingestellt, dass ein Extended Link Service verwendet wird und R_CTL hat zusätzlich noch die Aufgabe, den Frame als eine Anfrage oder eine Antwort zu kennzeichnen. Die Bits 31 - 24 im ersten Datenwort der Nutzdaten müssen den Extended Link Service Commando Code (ELS Code) beinhalten.

Hex Wert	Abkürzung	Beschreibung
02	LS_ACC	Link Service Accept
03	PLOGI	N_Port Login
04	FLOGI	F_Port Login
05	LOGO	Logout
20	PRLI	Process Login
21	PRLO	Process Logout

Tabelle 2 6 [.]	Einige ELS Codes

Die wichtigsten Codes sind in Tabelle 2.6 aufgeführt. Die Informationen zu dem ausgewählten Service werden in dem Nutzdatenblock übertragen. Der Block besitzt, je nach Service, eine feste Struktur, die eingehalten werden muss. Die Login Strukturen werden im folgenden Abschnitt näher erläutert.

2.8 Login Prozedur

2.8.1 Fabric Login

Nachdem eine Verbindung initialisiert wurde (siehe Abschnitt 2.4) versucht der Teilnehmer einen Login in ein vorhandenes Netzwerk zu starten und sendet einen Fabric Login. In der Tabelle 2.7 ist der Aufbau eines Fabric Login Rahmens mit den verwendeten Werten dargestellt. Die Werte XX, YY und ZZ sind dabei abhängig vom Sender und haben in jeder Anfrage unterschiedliche Inhalte. Alle Beispiele werden immer aus der Sicht des Empfängers, also dem programmierten FPGA dargestellt.

In dem Fabric Login werden die Übertragungsparameter festgelegt. Diese sind unter anderem die verwendete Serviceklasse, Buffergröße, Buffer to Buffer Credit, Node und Port Name.

Der Teilnehmer sendet nun solange diesen Rahmen, bis er eine Antwort bekommt. Bei einer Point to Point Struktur ist jedoch kein bestehendes Netzwerk vorhanden, daher muss die Antwort auf den Fabric Login darauf hinweisen. Dies teilt der andere Teilnehmer mit, indem das Bit 28 des zweiten Datenwortes in den Common Service Parameter auf Null gesetzt wird. Des Weiteren wird als ELS Code ein Link Service Accept (LS_Accept) eingesetzt. Der LS_Accept Rahmen ist wie der Login Rahmen strukturiert. Auch hier werden bestimmte Übertragungsparameter vorab festgelegt bzw. bestätigt. Als Beispiel wäre hier der Node und Port Name der Gegenstelle zu nennen. Ist die Abwicklung des Fabric Login erfolgreich abgeschlossen, geht der Teilnehmer über zum Port Login.

Antwort

B5

YΥ FF FF

D0

ΖZ

ΖZ ΖZ

Aufbau des Fabric Login Rahmens Tabelle 2.7:

Bedeutung

Start of Frame				
R_CTL	D_ID			
CS_CTL	S_ID			
TYPE		01		
SEQ_ID	DF_CTL	SEQ_CNT	X	
OX	_ID	RX_ID	Y	
	Paran	neter	00	
	ELS Comma	ando Code	04	
			20	
	Common Servi	ice Parameter	00	
			00	
			00	
	Port N	lame	2	
			32	
	Node I	Name	20	
		lane	32	
			00	
Class 1 + 6 Service Parameter				
			00	
Class 2 Service Decomptor				
			00	
			00	
			88	
	Class 3 Servic	e Parameter	00	
			00	
			00	
			00	
	Class / Service Parameter			
Class 4 Service Faralleler				
			00	
			0	
	Vendor Ver	sion Level	0	
CRC				
End of Frame				

2	B5	56	56	BC
2	FF	FF	FF	23
<u>ר</u>	00	00	00	00
) 1	29	00	00	01
X	00	00	00	XX
Y	YY	FF	FF	YY
ე	00	00	00	00
4	00	00	00	02
)	20	00	08	20
))	00	02	00	88
)	00	00	00	00
C	00	00	00	00
1	00	00	1B	21
2	10	5A	D5	00
)	00	00	1B	20
2	10	5A	D5	00
C	00	00	00	00
)	00	00	00	00
C	00	00	00	00
C	00	00	00	00
C	00	00	00	00
C	00	00	00	00
0	00	00	00	00
)	00	00	00	00
8	00	00	00	88
)	00	02	00	00
0	00	00	00	00
)	00	00	00	00
)	00	00	00	00
)	00	00	00	00
)	00	00	00	00
)	00	00	00	00
C	00	00	00	00
C	00	00	00	00
C	00	00	00	00
C	00	00	00	00
Ζ	ZZ	ZZ	ZZ	ZZ
0	95	75	75	BC

Anfrage

XX = Sequenz ID $YY YY = OX_ID$ ZZ ZZ ZZ ZZ = CRC Wert

2.8.2 Port Login

Der Port Login läuft ähnlich ab wie der Fabric Login. Während der Fabric Login im eigentlichen Sinne die Parameter zwischen Port und Switch festlegt, werden hier die Parameter zwischen Port und Port bestimmt. Auch der Rahmenaufbau (Tabelle 2.8) unterscheidet sich nicht vom Fabric Login. Anzumerken ist hier, dass der Initiator eine Port ID an den Empfänger Port vergibt. Dies wird im D_ID Feld übermittelt.

Anfrage

Tabelle 2.8: Aufbau des Port Login Rahmens

Bedeutung

Start of Frame				BC	B5	56	56
R_CTL	D ID			22	00	00	E8
CS_CTL	S ID			00	00	00	EF
TYPE		F_CTL		01	29	00	00
SEQ_ID	DF_CTL	SEQ_CNT		XX	00	00	00
OX	_ID	RX_ID	ן ן	ΥY	YY	FF	FF
	Parar	neter		00	00	00	00
	ELS Comm	ando Code		03	00	00	00
				20	20	00	08
	Common Sorv	ico Paramotor		88	00	02	00
	Common Serv			00	FF	00	1F
				00	00	07	D0
	Port	lame		21	00	00	1B
	i oit i	vanic		32	10	5A	D5
	Node	Name		20	00	00	1B
	Trode			32	10	5A	D5
				00	00	00	00
	Class 1 + 6 Ser	vice Parameter		00	00	00	00
Class I + 0 Service Falameter			00	00	00	00	
			ļļ	00	00	00	00
				00	00	00	00
	Class 2 Servi	ce Parameter		00	00	00	00
				00	00	00	00
				00	00	00	00
				88	00	00	00
	Class 3 Servi	ce Parameter		00	00	02	00
				00	FF	00	00
				00	01	00	00
				00	00	00	00
	Class 4 Servi	ce Parameter		00	00	00	00
				00	00	00	00
			00	00	00	00	
Vendor Version Level			00	00	00	00	
			00	00	00	00	
			00	00	00	00	
				00	00	00	00
	CF	RC	╡	ZZ	ZZ	ZZ	ZZ
	End of Frame			BC	95	75	75

BC	B5	56	56
23	00	00	EF
00	00	00	E8
01	99	00	00
XX	00	00	00
ΥY	ΥY	FF	FF
00	00	00	00
02	00	00	00
20	20	00	08
88	00	02	00
00	FF	00	1F
00	00	07	D0
21	00	00	00
00	00	00	01
20	00	00	00
00	00	00	01
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
88	00	00	00
00	00	02	00
00	FF	00	00
00	01	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
00	00	00	00
ZZ	ZZ	ZZ	ZZ
BC	95	75	75

Antwort

2.8.3 Prozess Login

Der Prozess Login folgt nach erfolgreicher Port Login Prozedur. Die wichtigste Funktionalität des Prozess Logins ist die Definition eines Protokolls, dass für höhere Protokollschichten geeignet ist. In diesem Fall wird ein SCSI Protokoll verwendet, um mit dem Host Bus Adapter kommunizieren zu können.

Der Prozess Login Frame ist wie in Tabelle 2.9 aufgebaut. In der Service Parameter Page werden wieder wichtige Definitionen vereinbart. Das Byte 0 wird zum Beispiel mit einer 08h besetzt, um zu kennzeichnen, dass SCSI als weiteres Protokoll verwendet wird. Eine weitere wichtige Vereinbarung ist die Zuweisung von Target und Initiator. Dies geschieht mit dem Setzen von Bit 4 für Target bzw. Bit 5 für Initiator im letzten Datenwort der Service Parameter Page. Als Initiator wird hier der Host Bus Adapter festgelegt, da es somit später einfacher sein wird, auf Anfragen zu reagieren. Die FPGA Karte soll nur als Target mit Festplatten Charakter reagieren.

Tabelle 2.9:Aufbau des Prozess Login Rahmens

Bed	eutung
Deu	eutung

	Start of Frame					
R_CTL		D_ID				
CS_CTL		S_ID				
TYPE		F_CTL				
SEQ_ID	DF_CTL	SEQ_CNT				
OX.	_ID	RX_ID				
	Parar	neter				
	ELS Comm	ando Code				
Service Parameter Page						
CRC						
	End of	End of Frame				

		•	
BC	B5	56	56
22	00	00	E8
00	00	00	EF
01	29	00	00
XX	00	00	00
YY	YY	FF	FF
00	00	00	00
20	01	00	14
08	00	20	00
00	00	00	00
00	00	00	00
00	00	00	22
ZZ	ZZ	ZZ	ZZ
BC	95	75	75

Anfrage

BC	B5	56	56
23	00	00	EF
00	00	00	E8
01	99	00	00
XX	00	00	00
YY	YY	FF	FF
00	00	00	00
02	10	00	14
08	00	21	00
00	00	00	00
00	00	00	00
00	00	00	12
ZZ	ΖZ	ΖZ	ΖZ
BC	95	75	75

Antwort

3 SCSI Protokoll [4, 5, 6, 10, 11]

3.1 Allgemeines zu SCSI

SCSI steht für Small Computer System Interface und wurde ursprünglich als Standard für eine parallele Schnittstelle entwickelt, um Peripheriegeräte wie Drucker oder Scanner an den Computer anzuschließen. Bis heute wurde SCSI immer weiterentwickelt. Der Standard taucht mittlerweile in sehr unterschiedlichen Anwendungsgebieten auf und es gibt zahlreiche abgeleitete Standards wie SAS oder iSCSI.

Definitionen über Stecker, Kabel, Netzwerkstrukturen und Übertragungsparameter sind hier jedoch unbedeutend, da diese bereits mit Fibre Channel festgelegt sind und die SCSI Informationen in den Fibre Channel Rahmen versendet werden. Daher ist nur die Befehlsstruktur von SCSI von Bedeutung und soll im folgenden näher betrachtet werden.

Das SCSI Protokoll kennt vier Arten von Rahmen, den Kommandorahmen (FCP CMD), Datenrahmen (FCP DATA), Bestätigungsrahmen (FCP XFER_RDY) und Statusrückmelderahmen (FCP RSP). Die Arten des Rahmens wird im Header des Fibre Channel Rahmens gekennzeichnet. Diese vier Arten werden in den folgenden Abschnitten näher betrachtet.





Die SCSI Informationen werden Eins zu Eins in den Fibre Channel Nutzdatenblock kopiert. Das bedeutet, dass erste Byte vom SCSI Rahmen wird im ersten Byte des Fibre Channel Nutzdatenblocks übertragen, und so weiter.

In Abbildung 3.1 ist eine schematische Darstellung eines Lese- und Schreibzyklus zu erkennen. Der Lesezyklus wird vom Initiator mit dem Senden eines Kommandos gestartet. Daraufhin sendet der Empfänger die angeforderten Informationen in einem Datenrahmen zurück. Sind alle Daten übertragen, wird noch ein Rückmelderahmen gesendet, um den Status an den Initiator mitzuteilen.

Auch der Schreibzyklus geht vom Initiator aus. Der Empfänger muss daraufhin dem Initiator mittels eines XFER_RDY Rahmens signalisieren, dass er für die Datenaufnahme bereit ist. Der Initiator beginnt daraufhin mit dem Senden der Informationen. Nach jedem Datenrahmen kann optional ein weiterer Bestätigungsrahmen an den Initiator gesendet werden. Dies wird vorher im Prozess Login vereinbart. Nach Beendigung des Schreibzyklus sendet der Empfänger noch ein Statusrückmelderahmen an den Initiator.

3.2 FCP CMD

Der Header eines Kommandorahmens ist in Abbildung 3.2 gezeigt. Er wird durch eine 06h im R_CTL Feld kenntlich gemacht. Das F_CTL Feld muss den Wert 29 00 00h besitzen. Das kennzeichnet den Rahmen als erste Sequenz eines Exchange und gleichzeitig als letzter Rahmen dieser Sequenz. Dazu wird die Sequenzinitiative an den Empfänger übermittelt, der nun auf dieses Kommando reagieren soll. Die Felder D_ID, S_ID, SEQ_ID und OX_ID müssen natürlich ebenfalls vom Initiator einen gültigen Wert zugewiesen bekommen. Alle sonstigen Felder werden nicht benötigt und werden auf einen Standardwert gesetzt.

Der Nutzdatenblock gestaltet sich wie in Abbildung 3.3. Die Logical Unit Number (LUN) ist die physikalische Adresse des Gerätes. Für die Diplomarbeit ist nur eine LUN 0 gültig. Bei einer anderen Adresse muss im FCP_RSP Rahmen der Status Check Condition zurückgegeben werden.

Die Felder Read Data und Write Data werden in Abhängigkeit des verwendeten Befehls gesetzt und kennzeichnen somit einen Lese- oder Schreibzyklus.

Bit Byte	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	1	0
				R_(CTL			
1	(MSB)							
2				D_	ID			
3								(LSB)
4	0	0	0	0	0	0	0	0
				Rese	erved			
5	(MSB)							
6				S_	ID			
7								(LSB)
8	0	0	0	0	1	0	0	0
				Ту	ре			
9	(MSB)							
10				F_(CTL			
11								(LSB)
12	SEQ_ID							
13	0	0	0	0	0	0	0	0
				DF_	CTL			
14	0	0	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0
				SEQ	_CNT			
16	(MSB)			OX	ID			
17								(LSB)
18	1	1	1	1	1	1	1	1
19	1	1	1	1	1	1	1	1
				RX	_ID			
20	(MSB)							
21				Para	meter			
22								
23								(LSB)

Abbildung 3.2: Header des FCP CMD Rahmens [10]

Das letzte Feld (DL) im Datenblock spezifiziert die maximale Datenlänge, die der Initiator vom Empfänger, auf Grund des gesendeten Befehls, erwartet. Werden nun mehr bzw. weniger Daten versendet, muss dies im darauf folgenden FCP RSP Rahmen gekennzeichnet sein.

Das Feld CDB steht für Command Descriptor Block und beinhaltet den auszuführenden Befehl. Die Befehle werden in acht Gruppen unterteilt und je nach Gruppe ist der CDB Aufbau unterschiedlich. Die wichtigsten Gruppen sind die Gruppe 0, die alle 6 Byte Befehle umfasst und die Gruppen 1 und 2, die alle 10 Byte Befehle einschließen. Im ersten Byte des CDB (12 Byte im Nutzdatenblock) wird immer der Befehlscode übertragen. Bit 5 - 7 des Befehlscode selektieren die Gruppe und Bit 0 - 4 wählen das Kommando aus. Der Abschnitt 3.6 bietet eine Beschreibung der wichtigsten Befehle, die in der Diplomarbeit verwendet werden. Der weitere Aufbau des CDB ist ab hier von Gruppe zu Gruppe unterschiedlich und im weiteren Verlauf der Diplomarbeit nicht mehr relevant. Alle benötigten Daten wie LUN, Datenlänge, Befehlscode und Lesen oder Schreiben sind bekannt.

Bit	7	6	5	4	3	2	1	0
Byte								
0	(MSB)	_						
:				Logical Ur	nit Number			
7								(LSB)
8	0	0	0	0	0	0	0	0
				Rese	erved			
9	0	0	0	0	0		Tack Attribute	
			Reserved				Task Attribute	
10	Term Task	Clear ACA	Target	0	0	Clear Task	Abort Task	0
			Reset	Rese	erved	Set	Set	Reserved
11	0	0	0	0	0	0	Read Data	Write Data
			Rese	erved			Tread Data	White Data
12	(MSB)							
:				CI	DВ			
27								(LSB)
28	(MSB)							
29		-		Г	AI.			
30				L				
31								(LSB)

Abbildung 3.3: Datenaufbau des FCP CMD Rahmens [10]

3.3 FCP XFER_RDY

Ein XFER_RDY Rahmen hat die Aufgabe bei einem Schreibzyklus dem Initiator mitzuteilen, dass der Empfänger für die Datenaufnahme bereit ist.

Dieser Rahmentyp wird durch eine 05h im R_CTL Feld des Headers gekennzeichnet (Abbildung 3.4). Das F_CTL Feld wird auf den Wert 89 00 00h gesetzt und die Sequenz ID bekommt den Wert FFh zugewiesen.

Bit	7	6	5	4	3	2	1	0
Byte								
0	0	0	0	0	0	1	0	1
				R_	CTL			
1	(MSB)							
2				D	ID			
3								(LSB)
4	0	0	0	0	0	0	0	0
				Rese	erved			
5	(MSB)							
6				S	_ID			
7								(LSB)
8	0	0	0	0	1	0	0	0
				Ту	pe			
9	(MSB)							
10		•		F_(CTL			
11								(LSB)
12	SEQ_ID							
13	0	0	0	0	0	0	0	0
				DF_	CTL			
14	0	0	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0
				SEQ	_CNT			
16	(MSB)			0				
17		•		04	_ID			(LSB)
18	1	1	1	1	1	1	1	1
19	1	1	1	1	1	1	1	1
				RX	_ID			
20	(MSB)							
21				D	motor			
22				rara	meter			
23								(LSB)

<u>Abbildung 3.4:</u> Header des FCP XFER_RDY Rahmens [10]

Im Nutzdatenblock (Abbildung 3.5).wird ein relativer Offset übertragen und in dem Feld Burst Length wird die Menge an Daten übermittelt, die in der nächsten Sequenz übertragen werden können. Damit wird sichergestellt, dass der Empfänger immer über genügend freie Ressourcen zur Datenverarbeitung verfügt.

Bit	7	6	5	4	3	2	1	0
Byte								
0	(MSB)	_						
1				Polotiu	o Offoot			
2				Relativ	e Oliset			
3								(LSB)
4	(MSB)	_						
5		-		Buret	ongth			
6				Duist	Lengui			
7								(LSB)
8	(MSB)	_						
9				Res	arved			
10				INC SC	i veu			
11								(LSB)

Abbildung 3.5: Datenaufbau des FCP XFER_RDY Rahmens [10]

3.4 FCP DATA

Damit die gewünschten Informationen übertragen werden können, müssen sie in einem Datenrahmen untergebracht werden. Die Daten werden dabei byteweise in den Nutzdatenblock gepackt.

Der Header ist wie in Abbildung 3.6 aufgebaut. Der Rahmentyp wird wieder durch das R_CTL Feld mit dem Wert 01h gekennzeichnet. Für Datenpakete vom Initiator zum Empfänger wird im F_CTL Feld der Wert 00 00 0Xh eingetragen. Wird der letzte Rahmen einer Sequenz gesendet, muss der Wert auf 09 00 0Xh geändert werden. Für Daten zum Initiator muss das Feld auf den Wert 80 00 0Xh gesetzt werden. Auch hier wird der letzte Rahmen einer Sequenz wieder durch den Wert 88 00 0Xh gekennzeichnet. Die Sequenzinitiative wird noch behalten, da im Anschluss ein FCP RSP Rahmen gesendet werden muss. Der Wert für das X wird durch die Anzahl der übertragenen Füllbytes bestimmt und kann von Rahmen zu Rahmen unterschiedlich sein.

Die Sequenz ID wird bei Übertragungen zum Empfänger beibehalten. Für Übertragungen zum Initiator wird die Sequenz ID auf 00h gesetzt und für jede weitere Sequenz inkrementiert.

Bit	7	6	5	4	3	2	1	0
Byte								
0	0	0	0	0	0	0	0	1
				R_	CTL			
1	(MSB)	_						
2				D	_ID			
3								(LSB)
4	0	0	0	0	0	0	0	0
				Rese	erved			
5	(MSB)	_						
6				S	_ID			
7								(LSB)
8	0	0	0	0	1	0	0	0
				Ту	/pe			
9	(MSB)							
10		-		F_(CTL			
11								(LSB)
12	SEQ_ID							
13	0	0	0	0	0	0	0	0
				DF_	CTL			
14	(MSB)	_		SEO	ONT			
15		-		360				(LSB)
16	(MSB)			0				
17				04	_ID			(LSB)
18	1	1	1	1	1	1	1	1
19	1	1	1	1	1	1	1	1
				RX	_ID			
20	(MSB)							
21								
22				F				
23								(LSB)

Abbildung 3.6: Header des FCP DATA Rahmens [10]

3.5 FCP RSP

Der Rahmen dient dazu, dem Initiator den aktuellen Status des Empfängers mitzuteilen. Hier werden auch Informationen zu aufgetretenen Fehlern und ein Abweichen der vom Empfänger zu erwartenden Datenmenge übermittelt.

Im Header (Abbildung 3.7) wird durch eine 07h im R_CTL Feld kenntlich gemacht, dass es sich um ein FCP RSP Rahmen handelt. Das F_CTL Feld besitzt immer den Wert 99 00 00h, da es immer der letzte Rahmen eines Exchanges ist. Auch die Sequenz ID wird mit dem Wert FFh festgesetzt.

Bit Byte	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	1	1
				R_	CTL			
1	(MSB)							
2		•		D	_ID			
3								(LSB)
4	0	0	0	0	0	0	0	0
				Rese	erved			
5	(MSB)							
6				S_	_ID			
7								(LSB)
8	0	0	0	0	1	0	0	0
				Ту	/pe			
9	(MSB)							
10				F_(CTL			
11								(LSB)
12	SEQ_ID							
13	0	0	0	0	0	0	0	0
				DF_	CTL			
14	0	0	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0
				SEQ	_CNT			
16	(MSB)			OX	D			
17								(LSB)
18	1	1	1	1	1	1	1	1
19	1	1	1	1	1	1	1	1
				RX	(_ID			
20	(MSB)							
21				Para	meter			
22				, ara				
23								(LSB)

Abbildung 3.7: Header des FCP RSP Rahmens [10]

Der Nutzdatenblock des FCP RSP Rahmens ist in Abbildung 3.8 ersichtlich. In Byte 10 gibt es vier wichtige Flags. Das Flag an Bit 3 muss gesetzt werden, falls weniger Bytes gesendet wurden als vom Empfänger erwartet. Die Differenz muss im Residual Count Feld als Hexwert angegeben werden. Das Bit 2 wird gesetzt, falls eine größere Datenmenge gesendet wurde. Auch hier muss die Differenz im Residual Count Feld mitgeteilt werden. Mit dem Setzen von Bit 1 bzw. 0 wird das entsprechende Feld im Datenblock gültig. Mit dem Eintragen einer Längenangabe in diese Felder können zusätzliche Informationen im Rahmen übertragen werden. Diese werden dann in den Feldern Response Information und Extended Sense Information mitgeteilt. Das ermöglicht eine präzisere Fehlerbeschreibung.

Bit Byte	7	6	5	4	3	2	1	0	
0	(MSB)								
	(100)			Pos	arved				
Q				I/C50	ei veu			(LSB)	
10	0	0	0	0			Sense	(LOD) RSP	
10	0	0	0	0	Resid	Resid	Length	Length	
		Rese	Reserved Under Run Over Run Valid						
11	SCSI State	JS							
12	(MSB)								
13				Residua	al Count				
14									
15								(LSB)	
16	(MSB)								
17				Length of Sen	se Information				
18				Lengui or Sen	se intornation	I			
19								(LSB)	
20	(MSB)								
21			1	anath of Resp	onse Informati	on			
22				engui or resp					
23								(LSB)	
24	(MSB)			_					
31		Response Information (LSB)						(LSB)	
32	(MSB)								
: 51			SC	SI Extended S	Sense Informat	tion		(LSB)	

Abbildung 3.8: Datenaufbau des FCP RSP Rahmens [10]

Der SCSI Status wird in Byte 11 übertragen. Die Tabelle 3.1 zeigt eine Übersicht der drei wichtigsten Zustände und deren Bedeutung.

Hex Wert	Name	Beschreibung
00	Good	Das Kommando wurde erfolgreich ausgeführt.
02	Check Condition	Es ist ein Fehler aufgetreten. Die Fehlerursache wird im Extended Sense Information Feld übertragen.
08	Busy	Der Empfänger ist beschäftigt und nicht in der Lage einen Befehl auszuführen.

3.6 SCSI Kommandos

3.6.1 Inquiry

Das Inquiry Kommando (Kommandowort 12h) ist der erste Befehl, der nach einem erfolgreichen Prozess Login gesendet wird. Es werden Informationen bzw. Parameter über das angeschlossene Gerät angefordert. In Abbildung 3.9 ist der CDB Aufbau des Inquiry Kommandos zu erkennen. Das EVPD (Enable Vital Product Data) Flag entscheidet welche Informationen der Initiator benötigt. Ist das Flag nicht gesetzt, wird eine Standard Inquiry Antwort erwartet (Abbildung 3.10).

Bit Byte	7	6	5	4	3	2	1	0
0	0	0	0	1	0	0	1	0
1	0	0	0	0	0	0	0	EVED
		Reserved						
2	Page Code							
3	0	0	0	0	0	0	0	0
4	Allocation Length (in bytes)							
5	Control							

Abbildung 3.9: Inquiry Kommando [10]
Im Standard Inquiry Format werden Angaben über das Gerät und deren Funktion gemacht. Der Gerätetyp wird im Byte 0 bestimmt. Die Tabelle 3.2 zeigt eine Auswahl an unterstützten Gerätetypen. Der Herstellername, der Produktname, die Versionsnummer und die Seriennummer sind in den entsprechenden Feldern als ASCII anzugeben. Die Tabelle 3.3 zeigt exemplarisch einen Ablauf einer Standard Inquiry Anfrage. Diese wird mit dem entsprechenden Antwort Rahmen und dazugehörigem FCP RSP Rahmen beantwortet. Die verwendeten Werte sollen eine gewöhnliche Festplatte beschreiben.

Bit Byte	7	6	5	4	3	2	1	0
0	Peripheral	Qualifier		·	Peripheral [Device Type	·	
1	0	0	0	0	0	0	0	0
2	0	0	0	0	0	ANS	I-Approved Ve	rsion
3	0 AENC	0 TRMIOP	0 NACA	0 HiSupport		Response I	Data Format	
4				Additiona	al Length			
5	0	0	0	0	0	0	0	0
6	BQue	ENCSER	Port	Dual P	0	0	0	0
7	RelAdr	0	0	0	LINKED	0 TrnDis	CMD QUE	Soft Reset
8 : 15	Vendor Identification							
16 : 31	Product Identification							
32 : 35	Product R	evision Level						
36 : 43	Drive Seria	al Number						
44 : 55	Unused Vendor-Specific Area (00h)							
56 : 95	Reserved (00h)							
96 : 143	Copyright	Notice						

Abbildung 3.10: Standard Inquiry Antwort [10]

Tabelle 3.2: Gerätetypen

Hex Wert	Gerätetype
00	Direct Access Block Device (z. B. Festplatte)
01	Sequential Access Device (z. B. Magnetband)
02	Drucker
03	Prozessor
04	Write Once Device
05	CD / DVD Laufwerk
06	Scanner
07	Optical Memory
08	Media Change Device
09	Kommunikationsgerät
7F	Fehler, kein Gerät verfügbar

|--|

Anfrage		Antwort	Antwort
BCB55656		BCB55656	BCB55656
060000E8		010000EF	070000EF
000000EF		000000E8	00000E8
08290000		08880000	08990000
XX000000		00000000	FF000000
YYYYFFFF		YYYYFFFF	YYYYFFFF
00000000		00000000	00000000
00000000		00000302	00000000
00000000		1F005002	00000000
0000002		4D61726B	00000000
12000000		75732020	00000000
24000000		46504741	00000000
00000000		2D466573	8000000
00000000		74706C61	00000000
00000024		74746520	00000000
ZZZZZZZZ		312E3030	ZZZZZZZZ
BC957575		ZZZZZZZZ	BC957575
	-	BC957575	

Bei gesetzten EVPD Bit im Inquiry Kommando ist die Antwort vom gesendeten Page Code abhängig. Da es eine Vielzahl von Page Codes gibt, soll hier nur der Page Code 00h betrachtet werden (Abbildung 3.11). Wird dieser Code gesendet, verlangt der Initiator vom Empfänger eine Liste mit Page Codes, die vom Gerät unterstützt werden. Die Codes in dieser Liste müssen aufsteigend sortiert sein und der Page Code 00h muss immer enthalten sein. In Byte 0 muss, wie in der Standard Inquriy Antwort, der Gerätetyp angegeben sein. Das Page Length Feld beinhaltet die Anzahl der Page Codes in der Liste. In dem Beispiel aus Tabelle 3.4 werden neun Page Codes gesendet. Da der Sender mehr Daten erwartet (256 Bytes) als tatsächlich übertragen werden (13 Bytes), muss dies im FCP RSP Rahmen kenntlich gemacht werden.

Bit Byte	7	6	5	4	3	2	1	0			
0	Pe	Peripheral Qualifier Peripheral Device Type									
1	Page Code (00h)										
2	0	0	0	0	0	0	0	0			
3	Page Leng	Page Length									
4 : 8	Supported	l Page List									

Abbildung 3.11: Vital Product Data mit Page Code 00 [10]

Tabelle 3.4: Beispiel Vital Product Data mit Page Code 00

Anfrage	Antwort	Antwort
BCB55656	BCB55656	BCB55656
060000E8	010000EF	070000EF
000000EF	000000E8	000000E8
08290000	08880003	08990000
XX000000	00000000	FF000000
YYYYFFFF	YYYYFFFF	YYYYFFFF
00000000	00000000	00000000
00000000	0000009	00000000
00000000	00038083	00000000
0000002	868788D1	0080000
12010000	D2000000	000000F2
FF000000	ZZZZZZZZ	00000000
00000000	BC957575	80000008
00000000		00000000
000000FF		00000000
ZZZZZZZZ		ZZZZZZZZ
BC957575		BC957575

3.6.2 Test Unit Ready

Das Test Unit Ready Kommando (Kommandowort 00h) ermöglicht dem Initiator zu überprüfen, ob die angeschlossene Einheit betriebsbereit ist (Abbildung 3.12). Der Empfänger teilt seine Bereitschaft mittels eines einfachen FCP RSP Rahmen mit. Dies ist als Antwort ausreichend. Die Tabelle 3.5 zeigt ein Beispiel, indem ein positiver Status zurückgemeldet wird.

Bit Byte	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0
1	0	0 Reconved	0	0	0	0	0	0
		Reserveu						
2	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0
5	Control							

Abbildung 3.12: Test Unit Ready Kommando [10]

Tabelle 3.5:Beispiel Test Unit Ready

Anfrage	Antwort
BCB55656	BCB55656
060000E8	070000EF
000000EF	000000E8
08290000	08990000
XX000000	FF000000
YYYYFFFF	YYYYFFFF
00000000	00000000
00000000	00000000
00000000	00000000
00000000	00000000
00000000	00000000
00000000	00000000
00000000	80000008
00000000	00000000
00000000	00000000
ZZZZZZZZ	ZZZZZZZZ
BC957575	BC957575

3.6.3 Report LUN

Mit dem Report LUN Kommando (Kommandowort A0h) hat der Initiator die Möglichkeit einen Bericht über alle angeschlossenen logischen Einheiten anzufordern (Abbildung 3.13). Als logische Einheit kann eine Festplatte betrachtet werden, die an einem RAID mit weiteren Festplatten angeschlossen ist. Es kann auch eine Partition einer Festplatte als logische Einheit beschrieben werden.

Byte	Bit											
	7	6	5	4	3	2	1	0				
0		Command Code = A0h										
1-5		Reserved										
6-9	(MSB)	(MSB)										
		(LSB)										
10		Reserved										
11	VU	VU = 0 Reserved = 0 FLAG LINK										

Abbildung 3.13: Report LUN Kommando [11]

Byte		Bit										
Dya	7	6	5	4	3	2	1	0				
0-3	(MSB)			LUN I	ist Length.	= 8						
								(LSB)				
4-7				Rese	rved							
0.15	(MSB)				T = 0							
0-15				LUP	x – 0			(LSB)				
								()				

Abbildung 3.14: Report LUN Antwort [11]

Die Antwort (Abbildung 3.14) auf das Kommando enthält eine einfach Liste der logischen Nummern. Die Länge der kompletten Liste muss ebenfalls mitgeteilt werden und berechnet sich aus der maximalen Bytelänge der gesendeten Nutzdaten abzüglich den ersten acht Bytes. Soll, wie in Tabelle 3.6, nur eine LUN verwendet werden, ist für die Länge der Liste 8h einzusetzen. Die verwendete LUN hat in diesem Beispiel die Nummer Null.

•		
Anfrage	Antwort	Antwort
BCB55656	BCB55656	BCB55656
060000E8	010000EF	070000EF
000000EF	000000E8	000000E8
08290000	08880000	08990000
XX000000	00000000	FF000000
YYYYFFFF	YYYYFFFF	YYYYFFFF
00000000	00000000	00000000
00000000	8000000	00000000
00000000	00000000	00000000
0000002	00000000	0080000
A0000000	00000000	000007F0
00000000	ZZZZZZZZ	0000000
08000000	BC957575	8000000
00000000		00000000
0080000		00000000
ZZZZZZZZ		ZZZZZZZZ
BC957575		BC957575

Tabelle 3.6:Beispiel Report LUN

3.6.4 Read Capacity

Das Read Capacity Kommando (Kommandowort 25h) fordert den Empfänger auf, Auskunft über seine Speicherkapazität zu liefern (Abbildung 3.15). Im Gegensatz zu den bisherigen Kommandos gehört dieses zu dem Befehlssatz, die nur bei Direct Access Devices (z.B. Festplatten) verwendet werden können. In dieser Weise gibt es für jeden Gerätetyp eigene Befehlssätze und es gibt Kommandos, die bei allen Geräten vorhanden sein müssen, wie zum Beispiel das Inquiry Kommando.

Bit Byte	7	6	5	4	3	2	1	0
0	0	0	1	0	0	1	0	1
1	0	0	0	0	0	0	0	DolAde
		Reserved						ReiAdi
2	Logical Blo	ock Address (N	MSB)					
3	Logical Blo	ock Address						
4	Logical Blo	ock Address						
5	Logical Blo	ock Address (l	_SB)					
6	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	PMI
9	Control							

Abbildung 3.15: Read Capacity Kommando [10]

Die Abbildung 3.16 zeigt das Format der Antwort. Der Initiator verlangt in den ersten vier Bytes die maximale logische Blockadresse der Festplatte und in den letzten vier Bytes die Länge eines Blockes. Aus diesen beiden Angaben kann die Speicherkapazität berechnet werden. Dazu wird die maximale Blockadresse mit der Blocklänge multipliziert. In dem Beispiel aus Tabelle 3.7 ist die maximale logische Blockadresse 20 00 00h, was dezimal der Zahl 2.097.152 entspricht. Die Blocklänge beträgt 512 Byte, was dem Wert 200h entspricht. Die beiden Zahlen miteinander multipliziert ergeben einen Speicherkapazität von 1 GByte (1.073.741.824 Byte).

Byte	Description	
0	Logical Block Address (MSB)	
1	Logical Block Address	
2	Logical Block Address	
3	Logical Block Address (LSB)	
4	Block Length (MSB)	
5	Block Length	
6	Block Length	
7	Block Length (LSB)	

Abbildung 3.16: Read Capacity Antwort [10]

Tabelle 3.7: Beispiel Read Capacity

Anfrage	Antwort	Antwort
BCB55656	BCB55656	BCB55656
060000E8	010000EF	070000EF
000000EF	000000E8	00000E8
08290000	08880000	08990000
XX000000	00000000	FF000000
YYYYFFFF	YYYYFFFF	YYYYFFFF
00000000	00000000	00000000
00000000	00200000	00000000
00000000	00000200	00000000
0000002	ZZZZZZZZ	00000000
25000000	BC957575	00000000
00000000		00000000
00000000		80000008
0000000		00000000
80000008		00000000
ZZZZZZZZ		ZZZZZZZZ
BC957575		BC957575

4 Optische Schnittstelle

4.1 Hardware [7]

Die optische Schnittstelle soll auf einem Entwicklungsboard von Xilinx integriert werden. Das Board muss einige Mindestvoraussetzungen erfüllen, damit der Fibre Channel Core verwendet werden kann und muss mindestens einen SFP Steckplatz (Small Form-factor Pluggable) besitzen.

Das ML 555 (Abbildung 4.1) erfüllt alle Voraussetzungen und kann darüber hinaus vom Fraunhofer Institut für spätere PCI Express Anwendungen weiter genutzt werden. Das Evaluation Board verwendet als FPGA einen Virtex 5 LTX mit der Bezeichnung XC5VLX50T-1FF36 bietet weitere Anschlüsse und auch noch für die unterschiedlichsten Anwendungsgebiete. komplette Funktionalität ist im Die Blockschaltbild (Abbildung 4.2) dargestellt.



Abbildung 4.1: Evaluation Board ML 555 von Xilinx



Abbildung 4.2: Blockschaltbild des ML 555 [7]

Das ML 555 muss entweder auf einen PCI oder einen PCI Express Steckplatz installiert werden, da es die Versorgungsspannung über den Steckplatz bezieht. Auf Grund der unterschiedlichen Spannungspegel dieser beiden Busstandards ist es sehr wichtig die Karte vor dem Einbau richtig zu konfigurieren. In der Tabelle 4.1 ist die Konfiguration für einen Einbau in einen PCI Express Steckplatz dargestellt. Die dafür benötigten Schalter sind auf der Abbildung 4.3 kenntlich gemacht.



<u>Abbildung 4.3</u>: Positionen der benutzten Schalter, Taster und Jumper

	Bezeichnung	Bedeutung	
SW8			Wählt die Spannungsquelle
PCle	-	-	für das FPGA
P3-1 - P3.2	P3.3 - P3.4	P3.5 - P3.6	4-Lane Endpoint Design
ON	ON	ON	(Default)
P18.1 - P18.2	P18.3 - P18.4		Aktiviert 12V zu 5V
ON	ON	-	Wandlung für PCle
P45.1 - P45.2	P45.3 - P45.4	P45.5 - P45.6	4 Aktive PCIe Lanes
OFF	ON	OFF	(Default)

Tabelle 4.1:	PCI Express Konfiguration

Für das spätere VHDL Design muss der Synthesizer auf dem Board so eingestellt werden, dass die Taktfrequenz 212,5 MHz beträgt. Dafür ist es notwendig, den Schalter SW12 nach der Tabelle 4.2 einzustellen. Damit die Einstellung vom Synthesizer übernommen wird, muss nach dem Einschalten der Spannungsversorgung die Taste SW11 gedrückt werden. Beide Schalter sind in Abbildung 4.3 eingezeichnet.

<u>Tabelle 4.2:</u>	Schalterstellung von	SW12
---------------------	----------------------	------

1	2	3	4	5	6	7	8
ON	OFF	OFF	OFF	ON	ON	OFF	OFF

Bevor jedoch der Computer eingeschaltet wird und somit die Karte mit Spannung versorgt ist, muss ein passendes SFP Modul auf Steckplatz J3:SFP1 montiert werden. Das SFP Modul (Abbildung 4.4) ist ein standardisierter modularer optischer Transceiver, der die Umwandlung elektrisch in optisch übernimmt. Die SFPs sind in unterschiedlichsten Ausführungen erhältlich.

Von daher ist es notwendig darauf zu achten, dass ein Modul verwendet wird, das zu den optischen Daten auf der Gegenseite passt. Die Wahl ist auf ein SFP Modul (Bezeichnung TXN31115D2) von Intel gefallen. Es arbeitet mit einer Wellenlänge von 850 nm und einer Übertragungsgeschwindigkeit von bis zu 4 GBit/s. Als Leitung wird ein gedrehtes Mulitmode Kabel mit LC-Steckern verwendet.



Abbildung 4.4: SFP Modul

Auf eine Besonderheit muss jedoch geachtet werden. Der Widerstand R394 (4,7k) auf dem Evaluation Board soll den Pin 2 vom SFP auf Low Pegel ziehen und somit den Sender des SFPs aktivieren. Da sich jedoch ebenfalls ein interner Widerstand (ca. 5k) im SFP befindet, der an 3,3V anliegt, hat der Pin 2 eine Spannung von ca. 1.7 V und befindet sich in einem undefinierten Zustand. Daher muss der Widerstand R394 gebrückt werden. Das lässt sich am einfachsten durch eine Brücke zwischen P25.1 und P26.2 realisieren. Im Anhang A1 befindet sich der dazugehörige Schaltplan mit der eingezeichneten Brücke.

Letztendlich wird noch das Programmierkabel über einen USB Anschluss am PC auf den Programmierstecker P5 am ML 555 gesteckt (Abbildung 4.3).

Sind nun alle Komponenten installiert und richtig konfiguriert, leuchten nach dem Einschalten des Computers die LED D6 und D7 (Abbildung 4.3) auf dem Evaluation Board auf. Die LED D6 signalisiert ein erfolgreiches Initialisieren des FPGAs und die LED D7 leuchtet auf, wenn ein Kabel angeschlossen ist und erste optische Signale empfangen werden.

4.2 Rocket IO [8]

4.2.1 Allgemeiner Aufbau

Die Rocket IO GTP Transceiver sind leistungseffiziente Sender und Empfänger, die speziell für Virtex 5 FPGAs von Xilinx entwickelt wurden. Sie sind bereits in der FPGA Architektur integriert und lassen sich beliebig konfigurieren. Dadurch wird dem Anwender eine Vielzahl von Anwendungsmöglichkeiten zur Verfügung gestellt. Die GTPs verwenden serielle CML (Current Mode Logic) Treiber mit denen sich die Terminierung, der Spannungspegel und die Entkopplung frei einstellen lassen. Ebenfalls lassen sich der Vorverstärker des Senders und die Signalentzerrung des Empfängers programmieren. Die Datenrate eines Transceivers kann mindestens 100 MB/s und maximal 3.75 GB/s betragen. Des Weiteren sind Besonderheiten wie 8B/10B Encoder, Comma Alignment, Channel Bonding und Takt Korrektur bereits integriert.



Abbildung 4.5: GTP Transceiver Paar mit PLL [8]

In einem Virtex 5 werden zwei Transceiver immer als Pärchen (DUAL_GTP Tiles) platziert. Diese Anordnung hat den Vorteil, dass sich zwei Transceiver eine PLL teilen können und somit Platz und Leistung gespart wird. In Abbildung 4.5 ist ein solches Paar mit einer gemeinsamen PLL dargestellt. Auf der linken Seite befinden sich die Anschlüsse des FPGAs, diese sind bereits den entsprechenden Pins am FPGA zugewiesen. Auf der rechten Seite befinden sich die Ein- und Ausgänge, die sich im FPGA befinden und programmiert werden können.

Der GTP Transceiver kann über den Xilinx Core Generator konfiguriert und in den VHDL-Code integriert werden. Dazu wird die Option Rocket IO im Xilinx Core Generator ausgewählt. Danach wird ein Wizard (Abbildung 4.6) gestartet, der dem Anwender die Konfiguration der Rocket IOs in 12 Schritten erleichtern soll. Darin kann zum Beispiel ausgewählt werden, welche Rocket IOs im FPGA verwendet werden und mit welcher Übertragungsrate diese arbeiten sollen. Auch optionale Ein- und Ausgänge können freigeschaltet werden und die Datenbusbreite des Senders und Empfängers bestimmt werden.

RocketIO GTP Wiz	zard					
logicere		Rocke	etIO GTP Wi	zard		v1.8
				Line	e Rate and P	rotocol Template
Internal Data Width	IO 💌 bits (8B/10B requires 10 bits)					
Shared Settings	ODUCTION					
Silicon Version				P. (0.16.16		
Target Line Hate	ubps			Hererence Llock (listed from m	ost to least recommen	ided) 212.50 MHz
Use Oversampli	ng				Use Dy	namic Reconfiguration Port
Use HXUVEHS/	AMPLEERR Ports				Use HE	FLLKUUT Port
GTP0						
Protocol Template						
fibre channel 1x						~
FibreChannelproto	coldefinition-RecommendedLineRate/Re	efClock:1.0625GHz/106.25MHz				
TX Settings			RX Settings			
Line Rate	1.0625	Gbps	Line Rate	1.0625	~	Gbps
Encoding	8B/10B	~	Decoding	8B/10B	*	
Data Path Width	16	Bits	Data Path Width	16	~	Bits
GTP1						
Protocol Template						
Use GTP0 setting	gs					<u> </u>
Settings will be co	pied from GTP0					
TX Settings			RX Settings			
Line Rate	1.0625	Gbps	Line Rate	1.0625	*	Gbps
Encoding	8B/10B	<u> </u>	Decoding	8B/10B	*	
Data Path Width	16	Bits	Data Path Width	16	×	Bits
View Data Sheet			F	Page 2 of 12 < Back	Next >	Finish Cancel

Abbildung 4.6: Der Rocket IO Wizard

Der Wizard bietet dabei bereits einige Vorlagen zu den gängigsten Protokollen an, was das Einstellen zu Beginn erleichtert. Jedoch müssen alle Einstellmöglichkeiten auf das SFP Modul und den Fibre Channel Core überprüft und abgestimmt werden.

Die nun vom Core Generator erzeugte Vorlage wird über eine einfache Komponentendeklaration in das VHDL Programm eingebunden und mittels Signalzuweisungen mit weiteren Komponenten (z.B. Fibre Channel Core) verbunden.

4.2.2 Takteinstellungen

In Abbildung 4.7 ist die Taktverteilung zu den einzelnen GTP Transceiver Paaren zu erkennen. An dem Paar X0Y4 sind die beiden SFP Steckplätze angeschlossen und es wird ein Takt von 212,5 MHz benötigt. Anhand der Abbildung ist nun zu erkennen, dass auf dem ML 555 nur ein Takt von 125 MHz direkt zu dem entsprechenden GTP gelangt. Die einstellbaren Takte befinden sich an X0Y0, X0Y1 und X0Y5. Auf Grund einer weiteren Eigenschaft der GTPs ist es jedoch möglich den richtigen Takt zu bekommen. Ein GTP Pärchen kann den Takt zu einem benachbarten Paar weiterleiten. Somit ist es möglich, den Takt von X0Y5 auf X0Y4 durchzuschleifen. Dies hat jedoch den Nachteil, dass mit X0Y5 zwei weitere Transceiver verwendet werden müssen, um nur einen Takt durchzureichen. Somit werden von vier GTPs (zwei Paare) nur einer wirklich verwendet, was natürlich Ressourcen im FPGA verschwendet. Um zumindest den Leistungsverbrauch und damit die Temperatur niedrig zu halten, können die überflüssigen GTPs über so genannte Powerdown Anschlüsse abgeschaltet werden.



Abbildung 4.7: Clock Aufteilung auf dem Entwicklungsboard [7]

In der PLL (Abbildung 4.8) muss nun für jeden Sender und Empfänger ein Takt von 1,0625 GHz erzeugt werden. Um das zu erreichen müssen die entsprechende Parameter der PLL so gesetzt werden, so dass aus 212,5 MHz eine Frequenz von 1,0625 GHz erzielt wird. Nach Gleichung 4.1 wird der interne PLL Takt berechnet. Aus den Gleichungen 4.2 und 4.3 wird die RX- und TX-Übertragungsrate berechnet. Mit den Werten aus der Tabelle 4.3 wird somit ein Takt von 1,0625 GHz erreicht. Es gibt darüber hinaus auch noch weitere Kombinationen, die ebenfalls einen Takt von 1,0625 GHz bewirken würden.





$$PLLClock = CLKIN \times \frac{PLL_DIVSEL_FB \times DIV}{PLL_DIVSEL_REF}$$
(4.1) [8]

$$TXClock = \frac{2 \times PLLClock}{PLL_TXDIVSEL_OUT}$$
(4.2) [8]

$$RXClock = \frac{2 \times PLLClock}{PLL_RXDIVSEL_OUT}$$
(4.3) [8]

Tabelle 4.3: Verwendete Parameter

Parametername	Wert
PLL_DIVSEL_FB	2
DIV	5
PLL_DIVSEL_REF	1
PLL_TXDIVSEL_OUT_0/1	4
PLL_RXDIVSEL_OUT_0/1	4
PLL_TXDIVSEL_COMM_OUT	1

4.2.3 GTP Sender

Jeder GTP Transceiver besitzt einen unabhängigen Sender (Abbildung 4.9), der wiederum in PMA (Physical Media Attachment) und PCS (Physical Coding Sublayer) unterteilt ist. Die Daten gelangen über einen 16 Bit breiten Datenbus (Punkt 1) in den Sender. Der Datentransfer über diesen Bus wird vom Fibre Channel Core gesteuert. Im nächsten Schritt werden die Daten von 8 Bit in 10 Bit kodiert (Punkt 2). Dazu wird der 16 Bit breite Datenbus in zweimal 8 Bit geteilt und in zweimal 10 Bit umgewandelt. Nun kann die Phase kontrolliert und gegebenenfalls korrigiert (Punkt 3) werden oder die Daten gelangen direkt über einen Bypass zum Polaritätskontroller (Punkt 4). Mit dem Pseudo-Zufallszahlengenerator (Punkt 5) wird die Qualität der Verbindung überprüft. Nun werden die kodierten Daten von einem 10 Bit breiten parallelen Signal in ein serielles Signal umgewandelt (Punkt 6) und gelangen über einen Vorverstärker zum Treiber (Punkt 7). Alle Automatismen, die benötigt werden damit die Daten zu dem richtigen Zeitpunkt bereit stehen, werden von dem Sender übernommen.



Abbildung 4.9: Blockdiagramm eines Senders [8]

4.2.4 GTP Empfänger

Der Empfänger eines GTP Transceivers (Abbildung 4.10) ist ebenfalls in PMA und PCS aufgeteilt. Als erstes wird das empfangene Signal aufbereitet (Punkt 1) bevor nun die Taktinformationen aus dem Datensignal wiederhergestellt werden (Punkt 3). Dann wird das serielle Signal wieder in ein 10 Bit breites paralleles Signal umgewandelt (Punkt 4). Im Anschluss werden die Daten durch verschiedene Kontrollmechanismen überprüft und wieder von 10 Bit in 8 Bit dekodiert (Punkt 10). Als letztes werden wieder zwei 8 Bit in 16 Bit zusammengefasst. Nun gelangen die empfangenen Daten über ein 16 Bit breiten Datenbus (Punkt 14) zum FPGA und somit zu dem Fibre Channel Core.



Abbildung 4.10: Blockdiagramm eines Empfängers [8]

4.3 Fibre Channel Core [9]

Der Fibre Channel Core von Xilinx ist flexibel einstellbar und bietet eine Vielzahl von nützlichen Funktionen. Er lässt sich als Single oder Dual Speed Core konfigurieren und unterstützt die Geschwindigkeiten 1 GB/s, 2 GB/s und 4GB/s. Es werden die Serviceklassen 1, 2, 3 und 4 sowie die Standards FC-PH und FC-FS unterstützt. Er übernimmt die Aufgaben der Protokollschichten FC-0, FC-1 und teilweise FC-2 (Abbildung 4.11).



Abbildung 4.11: Fibre Channel System Level Blockdiagramm [9]

In Abbildung 4.12 ist die Architektur eines Single Speed Fibre Channel Cores gezeigt. Der Datenaustausch findet über ein 32 Bit breites Clientinterface statt. Ein optionales Management Interface bietet dem Benutzer einen einfachen Zugriff auf Konfigurationen, Statistikinformationen und Einstellmöglichkeiten. Das Credit Management ist für die Buffer-to-Buffer Flusssteuerung zuständig. Es werden die SOF und R_RDY Signale gezählt bzw. ausgewertet und entschieden, ob weiter Daten empfangen bzw. gesendet werden können. Der MAC Block beinhaltet die Port Zustandsmaschine und ist für die Link Initialisierung zuständig. Der Link Kontroller ist für die Synchronisierung der empfangenen Daten im Zusammenspiel mit den GTPs verantwortlich. Für die zu sendenden Daten wird ein CRC Check durchgeführt und der Wert im CRC Feld eines Fibre Channel Frames eingetragen.



<u>Abbildung 4.12:</u> Single-Speed Architektur [9]

In dieser Diplomarbeit soll ein Singel Speed Core mit der Geschwindigkeit von 1 GB/s verwendet werden. Die optionalen Funktionen Credit Management und Management Interface sollen ebenfalls Verwendung finden. Der aus diesen Vorgaben resultierende Core mit seinen Anschlüssen ist in Abbildung 4.13 ersichtlich.



Abbildung 4.13: Übersicht der Anschlüsse des Cores [9]

Um den Fibre Channel Core benutzen zu können wird eine Entwicklungslizenz für den Core benötig. Dies ist, im Gegensatz der der Vollversion, kostenlos möglich und muss bei Xilinx beantragt werden. Diese Entwicklungslizenz ist dann auf drei Monate befristet und der Fibre Channel Core schaltet sich nach 8 Stunden Dauerbetrieb im FPGA ab.

Nach der Lizenzierung kann die Option Fibre Channel Core im Xilinx Core Generator ausgewählt werden. Nun startet ein Wizard, mit dessen Hilfe der Fibre Channel Core konfiguriert werden kann. Jedoch sind die Einstellmöglichkeiten nicht so umfangreich wie bei den Rocket IOs. Es müssen nur Angaben über die Geschwindigkeit, der Anzahl der Fibre Channel Ports und die gewünschte Zusatzoptionen gemacht werden. Aus diesen Informationen erzeugt der Core Generator eine Netzliste. Diese Netzliste wird nun mittels einer Komponentendeklaration in den VHDL Code integriert. Somit kann der Anwender einfach mittels Signalzuweisungen eine Verbindung zu anderen Komponenten (z.B. GTP Transceiver) herstellen.

Die Ein- und Ausgänge des Fibre Channel Cores lassen sich in verschiedene Gruppen unterteilen. Als erstes sind die Signale, die zum GTP Transceiver führen (Abbildung 4.13, linke Seite oben und Mitte) zu nennen. Dabei ist darauf zu achten, dass nicht alle Signale Eins zu Eins an den GTP Transmitter angeschlossen werden können. Einige Signalen müssen, in Abhängigkeit des verwendeten FPGAs, modifiziert werden. Damit ist gemeint, dass zum Beispiel einige zwei Bit Signale gedreht werden müssen oder ein Eingang wird nicht unterstützt und muss daher auf einen festen Pegel gesetzt werden.

Als nächstes sind die Signale zum SFP (Abbildung 4.13, linke Seite unten) zu nennen. Diese haben nur die Aufgabe das SFP zu aktivieren bzw. deren Status über eine serielle 2-Draht Verbindung abzufragen. Diese Leitungen haben keine Bedeutung im Zusammenhang der Datenübertragung, da die Daten über die GTPs zum SFP gelangen. Da einige Signale bei dem ML 555 vom SFP nicht an das FPGA geführt sind, sondern über einen Pull Up Widerstand bereits einen festen Pegel besitzen, müssen einige Eingänge des Cores ebenfalls auf diesen Pegel gesetzt werden. Andernfalls wird vom Core angenommen, dass der SFP nicht bereit ist.

Auf der rechten Seite des Blockschaltbildes finden sich die Anschlüsse des Management Interface und des Clientinterface. Das Management Interface wird im folgenden Abschnitt näher betrachtet und das Clientinterface wird in Kapitel 5 beschrieben.

Die Abbildung 4.14 zeigt die Vorschrift für die Taktverteilung im FPGA. Die GTPs werden mit einer Frequenz von 212,5 MHz getaktet. Von dort gelangt der Takt zu einer DCM (Digital Clock Manager), die der Anwender noch zusätzlich integrieren muss. Mit dem Entwicklungswerkzeug ISE 10.1 von Xilinx wird dem Anwender die Möglichkeit gegeben, fertige Komponenten wie RAM oder DCM über Makros zu integrieren. In der Abbildung 4.15 ist das verwendete Makro für den benötigte DCM dargestellt. Die Einstellungen werden über die Generic Anweisung vorgenommen. Der DCM muss nun einen Takt von 106,25 MHz und von 53,125 MHz erzeugen. Der erste Takt wird wieder zu den GTPs geführt und der zweite Takt wird für den Fibre Channel Core benötigt. Mit diesem Takt wird auch später das Management und Client Interface betrieben.



Abbildung 4.14: Taktverteilung im FPGA [9]

103		
104	dcm1 : dcm_base	2
105	generic map	(clkin period => 9.412,
106		clkin_divide_by_2 => true)
107	port map (
108	clkin	=> refclkout_bufg,
109	clkfb	=> txusrclk_int,
110	rst	=> dcm_reset,
111	clkO	=> c1k0,
112	c1k90	=> open,
113	c1k180	=> open,
114	c1k270	=> open,
115	c1k2x	=> open,
116	c1k2x180	=> open,
117	clkdv	=> clkdv0,
118	clkfx	=> open,
119	clkfx180	=> open,
120	locked	=> dcm_locked
121);	_
100		

Abbildung 4.15: DCM Makro

4.4 Management Interface

Mit dem Management Interface lässt sich ein Zugriff auf die verschiedenen Register des Fibre Channel Cores einfach realisieren. In Abbildung 4.16 ist ein Zeitdiagramm verschiedener Schreib- und Lesezyklen dargestellt.



Abbildung 4.16: Zeitdiagramm des Management Interface [9]

Auf den Adressbus wird die Adresse des anzusprechenden Registers geschrieben. Die WriteN-Leitung besitzt eine Eins, wenn ein Register gelesen und eine Null, wenn das Register beschrieben werden soll. Die Daten, die in das Register geschrieben werden sollen, werden vorher auf den Dataln Bus gestellt. Die ausgelesenen Daten befinden sich nach dem Lesezyklus auf dem DataOut Bus. Das Setzen der SelectN-Leitung von Null auf Eins (flankengesteuert) bewirkt das Lesen oder Schreiben des Registers.

Die Tabelle 4.4 beinhaltet alle Register und deren Adresse, die sich nun über diese Schnittstelle auslesen bzw. setzen lassen.

Adresse	Registername	Kommentar
0x000	OpticsControl	SFP Ansteuerung
0x004	OpticsStatus	SFP Status
0x008	ModDefAddress	Adresse für SFP Register
0x00C	ModDefData	Daten aus SFP Register
0x010	LinkControl	Unter anderem Loopback für GTP einstellbar
0x014	LinkStatus	Status über LOS (Lost of Synchronization)
0x020	PSMControl	Ansteuerung der Port Zustandsmaschine
0x024	PSMStatus	Status der Zustandsmaschine
0x028	HostPrimData	
0x02C	TOV	
0x030	B2BCredit	
0x034	OutStdB2BCredit	
0x038	OutStdRRDYCredit	
0x03C	BB_SC_N	
0x040	BB_SCs	
0x044	BB_SCr	

Tabelle 4.4:	Übersicht der Registeradressen
	0

Um den Fibre Channel Core zu aktivieren muss, nachdem alle Takte erfolgreich generiert sind und der Reset durchgeführt ist, eine Startsequenz ablaufen. Diese Startsequenz muss nacheinander bestimmte Register des Fibre Channel Cores setzen.

Als erstes muss im OpticsControl Register der Sender des SFPs aktiviert werden. Dies geschieht durch Setzen des Bit 0 auf Null. Als nächstes wird die PSM gestartet. Dazu muss im PSMControl Register das Bit 0 auf Eins gesetzt werden. Nun beginnt der Fibre Channel Core die Initialisierung der Verbindung. Der Status der Initialisierung und mögliche Fehler können in dem PSMStatus Register überprüft werden. Nach einer erfolgreichen Initialisierung besitzen die Bits 16 bis 19 im PSMStatus Register den Wert 0. Diese Prozedur wird in VHDL mit einer Zustandsmaschine (Abbildung 4.17) realisiert. Die Zustandsmaschine wird mit dem letzten Reset Impuls gestartet. Eine erfolgreiche Initialisierung wird durch das Leuchten der LED D2 (Abbildung 4.18) signalisiert. Ist jedoch ein Fehler aufgetreten wird dies durch das Leuchten der LED D1 angezeigt. Durch das Drücken der Taste SW1 kann ein manueller Reset durchgeführt werden. Durch das Betätigen der Taste SW2 lassen sich zu jeder Zeit alle Register des Fibre Channel Cores auslesen und in ChipScope anzeigen. ChipScope ist ein Entwicklungswerkzeug von Xilinx mit dessen Hilfe Signale im FPGA sichtbar gemacht werden können. Um nun die Informationen zu erhalten muss mindestens der Dataln Bus aufgezeichnet und auf die SelectN Leitung getriggert werden.







Abbildung 4.18: Positionen der Schalter und LEDs

ChipScope bietet eine Möglichkeit virtuelle IOs zu simulieren. So ist es möglich virtuelle Schalter in der ChipScope Umgebung zu integrieren. Über drei solche Schalter lassen sich noch weitere Funktionen über das Management Interface abrufen. Der erste virtuelle Schalter aktiviert die Loopback Funktion der GTP Transceiver. Mit dem zweiten Schalter lässt sich unabhängig vom Resetsignal die PSM neu starten, was für Testzwecke sehr hilfreich ist. Der letzte virtuelle Schalter startet eine Routine, die den kompletten EEPROM Speicher des SFPs ausliest.

Diese Funktionalitäten sind vorrangig für Testzwecke implementiert worden und auf die Ergebnisse kann nur im ChipScope zugegriffen werden. Dafür müssen in der obersten Hierarchieebene die entsprechenden ChipScope Komponenten (fibre_channel.vhd) implementiert sein. Die Komponenten werden, wie bei dem Fibre Channel Core und den Rocket IOs beschrieben, über den Xilinx Core Generator in das VHDL Programm integriert. Über Signalzuweisungen werden die gewünschten Signale aufgezeichnet. Die Komponenten sind zur Zeit auskommentiert, jedoch kann durch das Aufheben der Kommentierung ChipScope wieder schnell und einfach an der dortigen Stelle genutzt werden. Um im ChipScope Analyzer nicht alles neu einstellen zu müssen, sollte die entsprechende Datei (seqcheck.cpj oder sfpcheck.cpj) dafür geladen werden.

4.5 Loopback Tests

Um den bisherigen Aufbau stufenweise zu überprüfen bieten sich dafür verschiedene Loopback Tests an. Die GTP Transceiver besitzen alleine vier verschiedene Loopback Type, die in Abbildung 4.19 dargestellt sind. Die Testauswahl erfolgt über die 3 Bit breite Loopback Leitung. In Tabelle 4.5 ist gezeigt, mit welcher Bitkombination der entsprechende Loopback Typ ausgewählt wird.

Bei dem ersten Test werden dabei die Daten vor dem Parallel/Seriell-Wandler auf die Empfängerseite umgeleitet. Mit diesem Loopback kann überprüft werden, ob der PCS-Teil der GTPs funktioniert. Der zweite Test funktioniert in der gleichen Weise, nur mit dem kleinen Unterschied, dass der Loopback erst an der Treiberstufe erzeugt wird. Die Daten durchlaufen den kompletten GTP (PCS und PCM), inklusive der Parallel/Seriell- und anschließenden Seriell/Parallel-Wandlung.

Als Datengenerator dient der Fibre Channel Core. Mit dem Aktiveren der Port State Machine beginnt dieser mit dem Senden der Link Initialisierung und es wird die erste Grundsequenz (NOS) gesendet. Arbeitet der GTP ordnungsgemäß, wird der Core nach einen kleinen Verzögerung das eigene NOS Signal empfangen und mit der Link Initialisierung fortsetzen. Durch das Aufzeichnen der Busleitungen RxData und TxData kann der Prozess im ChipScope Analyzer nachvollzogen werden.



Abbildung 4.19: Übersicht der vier GTP Loopbacktests [8]

Nummer	Loopback[2:0] (Binär)	Loopback Typ
-	000	Normaler Betrieb
1	001	Near-End PCS Loopback
2	010	Near-End PMA Loopback
3	100	Far-End PMA Loopback
4	110	Far-End PCS Loopback

Tahelle 4 5:	Ritkombinationen	mit dazugehörig	em Loonback Typ
	Dirkombinationen	mil uazuyenong	јет соороаск тур

Im nächsten Schritt wird der Loopback im GTP entfernt und ein externer optischer Loopback Adapter an das SFP angeschlossen (Abbildung 4.20). Somit kann das ganze System, Fibre Channel Core, GTP Transceiver und SFP Modul getestet werden. Auf Grund dieses Tests konnte eine fehlerhafte Terminierung zwischen SFP Modul und ML 555 festgestellt werden. Der Fehler kann durch eine einfach Brücke auf dem ML 555, wie in Abschnitt 4.1 beschrieben, verhindert werden. Nach der Änderung konnte auch dieser Test erfolgreich abgeschlossen werden.



Abbildung 4.20: Testaufbau mit Loopback Adapter

Da nun alle drei Hauptkomponenten soweit funktionieren, kann ein Far End PMA Loopback Test durchgeführt werden. Dieser leitet alle extern ankommenden Daten auf den Sender um. Somit bietet dieser Test zum ersten Mal die Möglichkeit eine Taktsynchronisierung mit dem Fibre Channel HBA zu überprüfen. Dazu wird das optische Kabel an das SFP Modul und an die Kaufkarte angeschlossen. Die mitgelieferte Software des HBAs besitzt einen Loopback Test. Dieser Test erwartet normalerweise einen Loopback Adapter am HBA. Durch das direkte Durchschleifen im GTP Transceiver wird dieser Effekt ebenfalls erreicht. Führt das Programm den Loopback Test erfolgreich durch, arbeitet die Synchronisierung im GTP fehlerfrei. Der letzte Loopback Test ist wiederum ähnlich dem vorherigen Test, jedoch mit der Möglichkeit, die Daten durch den kompletten GTP zu führen. Des Weiteren können die empfangenen Daten am RX Interface des GTP gelesen werden. Das ermöglicht nun, dass die gesendeten Loopback Daten vom HBA am ChipScope aufgezeichnet werden können.

Um letztendlich auch noch den Fibre Channel Core vollständig zu testen, sollen mit einem Pseudo-Zufallsgenerator kontinuierlich Daten erzeugt und in einem Fibre Channel Frame gesendet werden. Mit Hilfe des Loopback Adapters werden nun diese Daten wieder empfangen und mit den gesendeten Daten verglichen. Somit kann eine Aussage über die Bitfehlerrate getroffen werden.

Zur Realisierung dieser Aufgabe wird ein 36kByte großer Dual Port Block RAM verwendet. Da die Wortbreite im Fibre Channel 32 Bit beträgt, wird daher ebenfalls ein RAM mit 32 Bit Wortlänge verwendet. Durch die beiden unabhängigen RAM Ansteuerungen kann der erste Port dazu benutzt werden, um die gesendeten Daten fortlaufend zu speichern. Werden nun Daten empfangen, muss der zweite Port die abgespeicherten Daten der Reihe nach wieder lesen. Auf Grund der Signallaufzeit durch den Core, den GTP und wieder zurück, wird der Adresszählerstand des ersten Ports immer größer sein als der Adresszählerstand des zweiten Ports.

Ein einfaches Schieberegister wird als Pseudo-Zufallszahlengenerator verwendet. Die dabei entstehenden Daten werden in einen Fibre Channel Frame gepackt und über das Clientinterface vom Fibre Channel Core gesendet. Die ankommenden Daten werden mit den abgespeicherten Daten verglichen und im Fehlerfall wird ein Zähler inkrementiert. Das Messergebnis der Loopbacktests, das mit ChipScope aufgezeichnet wurde, ist in Abbildung 4.21 dargestellt.

💭 Waveform - DEV:0 MyDevice0 (XC5VLX50T) UNIT:0 MyLLA0 (ILA)																
	Bus/Signal	х	0	3-3	7 7	17	27	37 0. .	47 	57 	67	77	87	97]	107	117
Г	Clock	0	0													
0-	ClientTxParity	0	0							0						
•	ClientTxData	BC957575	всэ	BC95757	X	00000	000000					BC9575	75			
-	ClientTxDataVa	0	0					1								
F	ClientTxSOF	0	0			1										
-	ClientTxEOF	0	0					1								
F	ClientTxDataRea	0	0			mm	uuuu									
-	ClientGenCRC	1	1													
F	Clock	0	0													
0-	ClientRxParity	1	1			1			<u> </u>	1 (3)0(3)	1/2/31			1		
0-	ClientRxData	BC954A4A	вс9			BC95B5B	35		$ \rightarrow \infty \infty$	00000	00000	BC95B5	iB5 X	(BC95B5B	15
-	ClientRxDataVa	1	1	uuuu	nn	mm	mm	huu	MM	uuu	MM	ww	uuu	տուս	uuu	M
F	ClientRxSOF	0	0													
-	ClientRxEOF	0	0													
F	ClientRxFrameVa	0	0													
0-	ClientRxStatus	00	00							00						
F	ClientRxStatus	0	0													
	l															

Abbildung 4.21: Ergebnis des Loopbacktests in ChipScope

Die Datei (loopback.vhd) mit dem Clientloopback Test befindet sich zwar nicht mehr im aktuellen Projekt, aber sie ist immer noch im Projektordner verfügbar und kann durch einfaches Ersetzen der aktuellen Clientdatei (vorher eine Sicherungskopie anfertigen) wieder integriert werden. Um den Test im ChipScope nachzuvollziehen, sollten auch dort die passenden Voreinstellungen (error.cpj) geladen werden.

Nachdem nun alle Komponenten fehlerfrei arbeiten und alle Tests positiv verlaufen sind, kann einen Schritt weiter gegangen werden. Die optische Schnittstelle kann nun mit der Kaufkarte verbunden werden. In ChipScope kann nun beobachtet werden, wie die Verbindung zwischen den beiden Teilnehmern initialisiert wird. Am Ende der Initialisierung senden beide Teilnehmer fortlaufend die Idle Sequenz. Dies signalisiert die Bereitschaft beider Teilnehmer für den weiteren Datenaustausch. In einem bestimmten Rhythmus sendet nun die Kaufkarte einen Fabric Login Frame. Die optische Schnittstelle ist nun bereit für die Implementierung eines höheren Protokolls, wie es in Kapitel 5 beschrieben wird.

5 Clientinterface

5.1 Struktur und Konzept

Nun soll die Verbindung zwischen dem HBA und dem ML 555 protokolltechnisch so programmiert werden, dass sie vom Betriebssystem des HBAs erkannt wird. Die einfachste Art schien zu sein dem Betriebssystem mitzuteilen, dass eine Festplatte angeschlossen ist. Für diese Lösung muss jedoch ein SCSI Protokoll verwendet werden. Um nun auf die Login Mechanismen im Fibre Channel Protokoll reagieren zu können und die Login Authentifizierung über SCSI an das Betriebssystem zu senden, muss ein entsprechendes Interface programmiert werden. Diese soll über die Clientschnittstelle des Fibre Channel Cores arbeiten. Diese Schnittstelle am Fibre Channel Core bietet dem Anwender eine einfache Möglichkeit Daten zu senden und zu empfangen.

In Abbildung 5.1 ist der zeitliche Ablauf eines empfangenen Rahmens dargestellt. Wird nun ein Rahmen empfangen, wird das Signal ClientRxFrameValid vom Core auf Eins gesetzt und bleibt solange auf Eins bis der Rahmen zu Ende ist. Die Signale ClientRxSOF und ClientRxEOF markieren den Anfang und das Ende des Rahmens und sind nur zu dieser Zeit auf dem Wert Eins. Mit einer fallenden Flanke an ClientRxDataValid wird dem Anwender nun mitgeteilt, dass die Daten an ClientRxData gültig sind. Es findet keine Rückmeldung statt, ob der Anwender die Daten übernommen hat.



Abbildung 5.1: Zeitdiagramm beim Empfangen von Daten [9]

Die Abbildung 5.2 zeigt hier die einzuhaltende zeitliche Abfolge, wenn Daten zu senden sind. Beim Senden müssen alle Signale, mit Ausnahme von ClientTxDataRead, vom Anwender gesetzt werden. ClientTxDataValid wird über die komplette Dauer auf Eins gesetzt. Die Signale ClientTxSOF und ClientTxEOF markieren wieder den Anfang bzw. das Ende des Rahmens. Mit einer Eins auf der Leitung ClientTxDataRead wird nun dem Benutzer mitgeteilt, dass der Core die Daten an ClientTxData übernommen hat, danach wechselt der Pegel wieder auf Null und es können neue Daten auf den Bus gestellt werden. Das Signal ClientGenCRC sollte immer auf Null gesetzt werden. Somit übernimmt der Core die Aufgabe den CRC Wert für den gesendeten Frame zu bestimmen und an deren Stelle einzufügen.



<u>Abbildung 5.2:</u> Zeitdiagramm beim Senden von Daten [9]

Die zu programmierende Software soll den empfangenen Befehl erkennen und einen passenden Frame als Antwort senden. Der Host Bus Adapter soll also der Initiator sein und immer befehlen, was zu tun ist. Daraufhin soll das ML 555 mit der richtigen Antwort reagieren. Mit dieser Strategie soll nun nach und nach der komplette Ablauf realisiert werden. Dazu muss die Anwendung so konzipiert sein, dass neue Befehle integrierbar bestehende schnell und einfach sind und Frames sich für Versuchszwecke leicht ändern lassen.

Aus diesen Vorgaben ist eine flexible und einfach erweiterbare Anwendung entstanden, die in drei Hauptteile gegliedert ist und in den folgenden Abschnitten vorgestellt wird.

5.2 Steuerung

Die Steuerung hat die Aufgabe auf empfangene Befehle zu reagieren und die passende Antwort zu senden. In Abbildung 5.3 ist eine grobe Übersicht über die Abfolge der Rahmen dargestellt.



Abbildung 5.3 Übersicht der Rahmenabfolge in der Steuerung

Wird ein bekannter Befehl detektiert, wechselt die Steuerung von ihrem Idle Zustand zu der passenden Antwort des Befehls. Als erstes wird der Header des Rahmens zusammengebaut. Dieser setzt sich aus Angaben des empfangen Rahmens und fest vorgeschriebenen Angaben zusammen. Diese Vorgehensweise ist bei allen Rahmen gleich. Als nächstes wird der Nutzdatenblock bestimmt. Um die Nutzdaten für jeden Rahmen übersichtlich zu gestalten, befinden sie sich in einem ROM. Somit kann auf einfache Art und Weise jedem Rahmen durch die Angabe einer Speicheradresse, die passenden Nutzdaten zugewiesen werden. Ist der Rahmen fertig gestellt, wird dem Sender die Freigabe erteilt. Müssen keine weiteren Rahmen konstruiert werden, wechselt die Steuerung nach dem Erhalt der Sendebestätigung wieder in den Idle Zustand. Soll ein weiterer Rahmen gesendet werden, wartet die Steuerung zuerst auf eine Empfangsbestätigung vom HBA in Form eines R_RDY Signals. Erst danach kann ein weiterer Rahmen gesendet werden.

5.3 Sender

Der Sender hat die Aufgabe das TxClientinterface des Fibre Channel Cores anzusteuern. Dabei müssen die Vorgaben des Cores berücksichtigt werden. Ein Sendezyklus eines 32 Bit Wortes ist in zwei Schritte unterteilt, die sich immer wiederholen. Im ersten Schritt werden die Daten auf den ClientTxData Bus gestellt und die Signalleitungen entsprechend gesetzt. Im zweiten Schritt wird gewartet bis der Core die Daten übernommen hat. Dies wird durch eine steigende Flanke an ClientTxDataRead gekennzeichnet.

Die Abbildung 5.4 zeigt die Sendeeinheit als Strukturdiagramm. Der Sender wird durch ein Freigabesignal von der Steuerung gestartet. Nun wird der komplette Rahmen wortweise gesendet. Beim Erreichen der Nutzdaten werden die Daten aus dem ROM gelesen und auf den ClientTxData Bus gestellt. Der Adresszähler des ROMs wird dazu mit der Nutzdatenadresse initialisiert und von nun an nach jedem gesendeten Datenwort inkrementiert. Diese Schleife wird mit dem Auslesen eines speziellen Datenworts beendet. Das Datenwort ist F0 F0 F0 F0 hund soll das Ende der Nutzdaten im ROM markieren. Um den kontinuierlichen Datenfluss an dieser Stelle nicht zu unterbrechen, wird vor dem Verlassen der Schleife dieses Datenwort ebenfalls noch gesendet.
Im nächsten Schritt wird vom Fibre Channel Core ein "leeres" Datenwort erwartet, um diese Stelle mit dem ermittelten CRC Wert zu überschreiben. Daher kann das Datenwort F0 F0 F0 F0h bedenkenlos gesendet werden. Damit wird auch ein Schritt eingespart und es kann sofort zum End of Frame übergegangen werden. Hat der Sender einmal die komplette Prozedur durchlaufen, wird der Steuerung dies per Sendebestätigung mitgeteilt. Nun befindet sich der Sender wieder im Idle Zustand und ist bereit, einen neuen Rahmen zu senden.



Abbildung 5.4 Strukturdiagramm der Sendeeinheit

5.4 Empfänger

Der Empfänger muss ebenfalls die Vorgaben des Fibre Channel Cores erfüllen, die im Kapitel 5.1 beschrieben sind, um die Daten vollständig zu erhalten. Die Abbildung 5.5 zeigt das Strukturgramm der Empfangseinheit. Diese nimmt erst ihre Arbeit auf, wenn die Verbindung initialisiert und durch das Drücken der Taste SW3 (Abbildung 4.18) freigegeben ist. Nun wechselt der Empfänger in den Idle Zustand und wartet darauf, dass der Fibre Channel Core Daten liefert.

Wird das Primitive Signal R_RDY empfangen, ändert der Empfänger den Zustand um der Steuerung mitzuteilen, dass der gesendete Frame beim HBA angekommen ist. Danach wechselt er wieder in Idle.



Abbildung 5.5 Strukturdiagramm der Empfangseinheit

Wird durch das Signal ClientRxFrameValid angezeigt, dass Daten vorhanden sind, wechselt der Zustand in Rahmen speichern. Dort wird der Rahmen wieder wortweise zwischengespeichert. Da die Daten kontinuierlich vom Fibre Channel Core geliefert werden, ist dieser Schritt notwendig, ansonsten kann es zum Datenverlust kommen. Ist der komplette Rahmen übertragen, können alle wichtigen Daten aus dem RAM ohne Zeitdruck ausgelesen werden. Der Adresszähler beginnt immer mit der Speicheradresse 0x000h. Damit ist gewährleistet, dass die gewünschten Informationen immer an der gleichen Stelle im RAM stehen. Aus verschiedenen Informationen im Header und im Nutzdatenblock kann nun der Befehl entschlüsselt werden. Im Anschluss wird der Steuerung mitgeteilt, dass ein neuer Befehl vorliegt. Nun wechselt der Empfänger wieder in den Idle Zustand und ist bereit, neue Daten entgegenzunehmen.

6 Ergebnis

Es ist gelungen eine funktionsfähige optische Schnittstelle, die auf der Basis des Fibre Channel Standards arbeitet, in eine FPGA Hardware zu integrieren. Dazu wurde das ML 555 entsprechend konfiguriert. Die Rocket IOs im FPGA mussten so eingestellt werden, dass der Datenaustausch zum SFP Modul und zum Fibre Channel Core ordnungsgemäß funktioniert. Der Fibre Channel Core wurde erfolgreich in das FPGA implementiert und es wurden alle benötigten Randbedingungen, die der Fibre Channel Core dafür benötigt, erfüllt. Mittels einem Loopback Test kann nachgewiesen werden, dass der Fibre Channel Core sich richtig Initialisiert und gesendete Rahmen wieder fehlerfrei empfangen werden (Abbildung 6.1).

9	🕼 Waveform - DEV:0 MyDevice0 (XC5VLX50T) UNIT:0 MyILA0 (ILA)																																			
	Bus/Signal	х	0	13 	-	8 	-3 .1.	IJ	2 	7 l.	1: 	2	17 ե.	22 l	2 2	2 7 1	32 l.	37 l	' 2	42 	47 l.	52 l	57 l	7	62 	67 😿	72 l.	7 l	7 L. 🤇	82 2.1	87 l	, í	92 L	97 	102	10
٩	TxData	4A4	вс9	**	0000	XXX	XXX	XXX	()()()	XXX	0000	XXX		XXX	XXXX	000	000	000	2%	XXXX	XXXX	XXXX	0000	~~~	XXXX	0000	0000	XXXX	XXX	XXXX	XXX	()()()	0000	XXXX	XXXX	000
	TxBuffErr	0	0																																	
•	TxCharIsK	0	2	**	0000	XXX	XXX	XXX	0000	XXX	0000	XXX	XXXX	XXX				0			XXXX	XXXX	0000	000	XXXX	0000	0000	XXXX	XXX	XXXX	XXX	()()()	0000	XXXX	XXXX	000
•	TxKErr	0	0																				0													
•	RxData	B5B	954	200	0000	XXX	XXX	XXX	0000	XXX	0000	XXX	XXX	XXX	XXXX	000	0000	00000	XXX	XXXX	XXXX	XXXX	0000	000	XXXX	0000	0000	XXXX	XXX	XXXX	XXX	0000	0000	XXXX	XXXX	0000
	RxCheckingCRC	0	0																																	
	RxCRCErr	0	0																																	
	RxRealign	0	0																																	
•	RxLoss0fSync	0	0																				0													
•	RxCharIsComma	1	0	00	0000	XXX	XXX	XXX	0000	XXX	0000	XXX	****	XXX	XXXX	000	0000	\$XC			0			XX	XXXX	0000	0000	XXXX	XXX	XXXX	XXX	0000	0000	XXXX	XXXX	0000
•	RxCharIsK	1	0	0	0000	XXX	XXX	XXX	0000	XXX	0000	XXX	****	XXX	XXXX	000	0000	\$XC			0			XX	XXXX	0000	0000	XXXX	XXX	XXXX	XXX	0000	0000	XXXX	XXXX	0000
•	RxDispErr	0	0																				0													
•	RxNotIntable	0	0																				0													
•	Loopback	2	2																				2													
•	ClientTxData	BC9	BC9		B	095	757	5	_)@)	CC	XX	XX	00	00	CC	χ										E	BC 95	575	75						
	ClientTxDataVa	0	0																																	
	ClientTxEOF	0	0																																	
	ClientTxSOF	0	0																																	
	ClientTxDataRea	0	0								ΠΠ	ЛГ	Ш	Л	ЛЛ	ПЛ	IL																			
•	ClientRxData	9E7	BC9								BC	95	B5B	5							XX	XX	00	CC	XXX	d0	\square	BC9	95E	5B5		X			В	095
	ClientRxDataVa	1	0	Л	Л	Л	П	ЛЛ	UU	Ш	ΠΠ	ЛГ	UU	Л	ЛЛ	ПЛ	UП	ЛЛ	Л	UU	UU	UU	IJ	Ш	Ш	ил	ſſſ	UU	Л	ЛЛ	ЛЛ	JU	UU	UU	ய	Л
	ClientRxEOF	0	0																							⊥	L									
	ClientRxFrameVa	1	0																																	
	ClientRxSOF	0	0																																	
	ClientRxStatus	0	0																							⊥										
•	ClientRxStatus	00	00																				00													
	FC_Ready	0	0																																	
•		• •	• •	•																																

Abbildung 6.1: Messergebnis eines gesendeten und empfangenen Rahmens

Als Folge der erfolgreichen Arbeit konnte nun eine Initialisierung zu dem HBA hergestellt werden. Mit Hilfe von ChipScope konnte nun die Login Prozedur, auf Fibre Channel Protokoll Ebene, nachvollzogen werden. Dazu sendete die Karte Fabric, Port und Prozess Login Rahmen. Diese Rahmen werden vom FPGA sinngemäß beantwortet. Nach erfolgreicher Login Prozedur leuchtet nun an der HBA Karte eine LED auf. Diese signalisiert, dass eine 1 GB/s Verbindung zu einem anderen Teilnehmer hergestellt ist. In der mitgelieferten Software des HBAs wird die programmierte Hardware erkannt und erste Daten, wie die Port- und Node Name sind vorhanden (Abbildung 6.2).

SANSUMER FC HBA Manager				
File Host View Settings Wizards Help				
	P 📖	D, 🗇		
Connect Configure App Events HBA Events	Collect Monitor	Diags Refresh		
FC HBA	Information LUN L	ist		
SAN:Good		Hostname abt-gb1/	127.0.0.1 Node Name	20-00-00-1B-32-10-5A-D5
Hostname abt-gb1/127.0.0.1:Good		HBA Model QLE246	0 Port Name	21-00-00-1B-32-10-5A-D5
Port 1::Good		HBA Port 1	Port ID	00-00-EF
🔘 🗋 🗁 记 Disk (21-00-00-00-00-00-01):Online, I	General Information			
	Product Ve	ndor:	Product ID:	
\frown				
OLOGIC OLOGIC				
(\$20010) (\$20010	Product Re	Mision.	Node Name	20-00-00-00-00-00-00-01
	Trouwortho		note name	20.00.00.00.00.00.00.00
\frown				
		00.05 T		
POWERED BY POWERED BY	Port ID:	00-00-E8	Port Name:	21-00-00-00-00-00-01
OLOGIC. OLOGIC.				
	Serial Num	ber: N/A		

Abbildung 6.2 Das Ergebnis in SAN Surfer

Ab dieser Stelle wird es nun problematisch. Leider konnte keine Möglichkeit gefunden werden direkt auf die Fibre Channel Daten zuzugreifen. Eine Variante zur Problemlösung ist eine Authentifizierung der FPGA Hardware als SCSI Festplatte. Damit sollte Windows in der Lage sein, das ML 555 als Festplatte zu erkennen. Dies bietet programmiertechnisch einen einfachen Zugriff.

Hierfür ist es notwendig, die gewünschten Informationen mit Hilfe des SCSI Befehlssatzes zu versenden. Das erforderte nun tiefer Kenntnisse im SCSI Protokoll und verlangte diesen Standard im Zusammenhang der Fibre Channel Standards in das FPGA zu integrieren. Die Authentifizierung funktioniert leider nur im Ansatz, wie die Abbildung 6.3 zeigt. Es darf nur eine Festplatte erkannt werden, die anderen werden im SCSI Protokoll deaktiviert. Des Weiteren hat es den Anschein, dass inhaltliche Änderungen im SCSI Rahmen keine Auswirkungen auf den Login Prozess haben.



Abbildung 6.3 Windows erkennt acht SCSI Disk Device

Mit Hilfe der mitgelieferten SAN Software kann ein Read/Write Buffer Test durchgeführt werden. Dabei wird ein einstellbares Testmuster gesendet. Der Datenrahmen kann mit Hilfe von ChipScope aufgezeichnet werden (Tabelle 6.1). Auffällig an dem Datenrahmen ist, dass nach dem Testmuster AAh, 24 Bytes gesendet werden, die durch keinen Standard erklärbar sind.

Tabelle 6.1Empfangene und gesendete Read/Write Buffer Rahmen

Anfrage	Antwort	Daten
BCB55656	BCB55656	BCB55656
060000E8	050000EF	01000E8
000000EF	000000E8	000000EF
08290000	08890000	08090008
XX000000	FF000000	XX+1000000
YYYYFFFF	YYYYFFFF	YYYYFFFF
00000000	00000000	0000000
00000000	00000000	AAAAAAA
00000000	0000020	AAAAAAA
0000001	00000000	25D6917C
3B020000	ZZZZZZZZ	CFEA917C
0000000	BC957575	30FD8B03
2000000		0100000
00000000		17000100
0000020		0000000
ZZZZZZZZ		ZZZZZZZZ
BC957575		BC957575

Read/Write Buffer Test

Dies könnte die Fehlerursache sein, weshalb die vom FPGA gesendeten Datenrahmen nicht vom HBA erkannt werden. Leider konnte diese Frage in dieser Diplomarbeit nicht mehr beantwortet werden.

7 Zusammenfassung

Die Diplomarbeit wurde am Fraunhofer Institut für zerstörungsfreie Prüfverfahren in der Abteilung "Systementwicklung und Prototypenbau" in Saarbrücken durchgeführt. Das Fraunhofer Institut entwickelt Prüfgeräte zur Charakterisierung und Analyse von Werkstoffen. Dafür müssen die Messdaten von einem Messsystem zu einem Computer gesendet werden. Zur Zeit wird dafür eine 100 Mbit/s Ethernetverbindung verwendet, die sich jedoch an der Kapazitätsgrenze befindet. Um nun weiterhin die Messdaten schnell und zuverlässig zu senden, sollte eine optische Verbindung verwendet werden, die auf einem zukunftssicheren Standard basiert.

Aus dieser Motivation heraus entstand die Aufgabenstellung für zwei Diplomarbeiten. Es sollte eine optische Datenübertragungsstrecke mit bis zu 4 GBit/s unter Verwendung des Fibre Channel Protokolls realisiert werden. Die optische Verbindung sollte zwischen einem Host Bus Adapter und einem FPGA-Entwicklungsboard hergestellt werden. Diese Diplomarbeit behandelt dabei die Integrierung der optischen Schnittstelle in das Entwicklungsboard und die protokollspezifischen Mechanismen, die zur Initialisierung der Verbindung benötigt werden.

Um diese optische Verbindung zu realisieren, sollte ein Fibre Channel Core von Xilinx verwendet werden. Dieser steuert über sogenannte Rocket IO GTP Transceiver ein SFP Modul an, das die Umsetzung elektrisch in optisch bzw. optisch in elektrisch durchführt.

Im ersten Schritt musste man sich mit der Entwicklungsumgebung von Xilinx vertraut machen und sich in die Entwicklungswerkzeuge ISE 10.1, Core Generator und ChipScope einarbeiten. Der nächste Schritt verlangte nun, sich mit dem Fibre Channel Protokoll vertraut zumachen und die Vorgehensweise bei der Integrierung eines Cores und der Rocket IOs kennenzulernen. Danach musste die FPGA Hardware so konfiguriert werden, dass alle Rahmenbedingungen für die verwendeten Komponenten erfüllt werden. Als nächstes wurden die Rocket IOs, nach der Vorgabe des SFPs und Fibre Channel Core, eingestellt. Dabei musste auch die Verschaltung auf dem Entwicklungsboard beachtet werden. Nun konnte der Fibre Channel Core eingefügt werden. Um das komplette System nun Schrittweise zu testen, wurden verschiedene Loopback Tests durchgeführt und gleichzeitig die Statusregister des Fibre Channel Cores ausgelesen.

Das Ergebnis des Loopbacktests war eine funktionstüchtige, optische Schnittstelle, die bereits eine Link Initialisierung, dank des Fibre Channel Cores, zu dem Host Bus Adapters durchführt. Um über einen Computer Zugriff auf die Nutzdaten des Fibre Channel Rahmens zu bekommen, wurde nun eine Authentifizierung an das Betriebssystem als SCSI Festplatte gesendet. Das verlangte im ersten Schritt den SCSI Standard zu studieren. Im nächsten Schritt musste ein VHDL Programm entwickelt werden, dass den SCSI Befehlssatz über das Fibre Channel Protokoll versendet. Jedoch konnte im Rahmen dieser Diplomarbeit nur eine teilweise funktionierende SCSI Authentifizierung realisiert werden, da es schwierig war, an entsprechende Informationen, die das SCSI Protokoll betreffen, zu kommen.

Da dieses Projekt sehr interessant für weitere Entwicklungen am Fraunhofer Institut ist, wird sich nun jemand aus der Softwareabteilung mit dem SCSI Protokoll befassen. Diese Diplomarbeit bietet dafür eine gute Grundlage und eine funktionierende, optische Schnittstelle, die alle Fibre Channel Spezifikationen erfüllt.

8 Quellenverzeichnis

- [1] Reichardt, J.; Schwarz B.: VHDL-Synthese. Oldenburger Wissenschaftsverlag, München, Wien, Oldenburg, 2. überarbeitete Auflage, 2001
- [2] TECChannel: Fibre Channel: Funktion und Technologie. 02. Oktober 2007 http://www.tecchannel.de/storage/grundlagen/465690/
- [3] Technical Committee T11: Fibre Channel Framing and Signaling Interface (FC-FS). 09. April 2003, <u>http://www.t11.org/ftp/t11/pub/fc/fs/03-173v1.pdf</u>
- [4] Technical Committee T10: Fibre Channel Protocol (FCP-3).
 13. September 2005, <u>http://www.t10.org/ftp/t10/drafts/fcp3/fcp3r04.pdf</u>
- [5] Technical Committee T10: SCSI Primary Commands (SPC-4).
 29. Juli 2008, <u>http://www.t10.org/ftp/t10/drafts/spc4/spc4r16.pdf</u>
- [6] Technical Committee T10: SCSI Block Commands (SBC-3).
 25. August 2008, <u>http://www.t10.org/ftp/t10/drafts/sbc3/sbc3r16.pdf</u>
- [7] Xilinx, Virtex-5 ML555 Development Kit User Guide. 18. Juni 2007
 <u>http://www.xilinx.com/support/documentation/boards_and_kits/ug201.pdf</u>
- [8] Xilinx, Virtex-5 FPGA RocketIO GTP Transceiver User Guide. 11. Februar 2008 http://www.xilinx.com/support/documentation/user_guides/ug196.pdf
- [9] Xilinx, Logic CORE[™] IP Fibre Channel v3.3 User Guide. 24. März 2008
- [10] Seagate, Fibre Channel Interface Product Manual.01. August 2000 http://www.seagate.com/support/disc/manuals/fc/67496b.pdf
- [11] HITACHI, Hard Disk Specification Version 1.4. 01. November 2006

9 Abbildungsverzeichnis

Abbildung 2.1:	Switched Fabric Struktur
Abbildung 2.2:	Arbitrated Loop Struktur
Abbildung 2.3:	Point to Point Struktur4
Abbildung 2.4:	FC - Protokollschichten6
Abbildung 2.5:	Beispiel zur Namensnotation7
Abbildung 2.6:	Ablauf der Initialisierung10
Abbildung 2.7:	Aufbau eines Übertragungsrahmens11
Abbildung 2.8:	Gliederung in Sequenz und Exchange12
Abbildung 2.9:	Aufbau des Headers12
Abbildung 3.1:	Schematische Darstellung eines Lese- und Schreibzyklus22
Abbildung 3.2:	Header des FCP CMD Rahmens24
Abbildung 3.3:	Datenaufbau des FCP CMD Rahmens25
Abbildung 3.4:	Header des FCP XFER_RDY Rahmens26
Abbildung 3.5:	Datenaufbau des FCP XFER_RDY Rahmens27
Abbildung 3.6:	Header des FCP DATA Rahmens28
Abbildung 3.7:	Header des FCP RSP Rahmens29
Abbildung 3.8:	Datenaufbau des FCP RSP Rahmens
Abbildung 3.9:	Inquiry Kommando31
Abbildung 3.10:	Standard Inquiry Antwort
Abbildung 3.11:	Vital Product Data mit Page Code 0034
Abbildung 3.12:	Test Unit Ready Kommando35
Abbildung 3.13:	Report LUN Kommando
Abbildung 3.14:	Report LUN Antwort
Abbildung 3.15:	Read Capacity Kommando38
Abbildung 3.16:	Read Capacity Antwort

Abbildung 4.1:	Evaluation Board ML 555 von Xilinx	40
Abbildung 4.2:	Blockschaltbild des ML 555	41
Abbildung 4.3:	Positionen der benutzten Schalter, Taster und Jumper	42
Abbildung 4.4:	SFP Modul	44
Abbildung 4.5:	GTP Transceiver Paar mit PLL	45
Abbildung 4.6:	Der Rocket IO Wizard	46
Abbildung 4.7:	Clock Aufteilung auf dem Entwicklungsboard	48
Abbildung 4.8:	Gemeinsame PLL zweier GTPs	49
Abbildung 4.9:	Blockdiagramm eines Senders	50
Abbildung 4.10:	Blockdiagramm eines Empfängers	51
Abbildung 4.11:	Fibre Channel System Level Blockdiagramm	52
Abbildung 4.12:	Single-Speed Architektur	53
Abbildung 4.13:	Übersicht der Anschlüsse des Cores	53
Abbildung 4.14:	Taktverteilung im FPGA	55
Abbildung 4.15:	DCM Makro	55
Abbildung 4.16:	Zeitdiagramm des Management Interface	56
Abbildung 4.17:	Strukturgramm der Management Interface Ansteuerung	58
Abbildung 4.18:	Positionen der Schalter und LEDs	59
Abbildung 4.19:	Übersicht der vier GTP Loopbacktests	30
Abbildung 4.20:	Testaufbau mit Loopback Adapter	31
Abbildung 4.21:	Ergebnis des Loopbacktests in ChipScope	63
Abbildung 5.1:	Zeitdiagramm beim Empfangen von Daten	54
Abbildung 5.2:	Zeitdiagramm beim Senden von Daten	35
Abbildung 5.3:	Übersicht der Rahmenabfolge in der Steuerung	66
Abbildung 5.4:	Strukturdiagramm der Sendeeinheit	66
Abbildung 5.5:	Strukturdiagramm der Empfangseinheit	69
Abbildung 6.1: N	lessergebnis eines gesendeten und empfangenen Rahmens	71
Abbildung 6.2:	Das Ergebnis in SAN Surfer	72
Abbildung 6.3:	Windows erkennt acht SCSI Disk Device	73

10 Tabellenverzeichnis

Tabelle 2.1:	Übersicht der Serviceklassen	4
Tabelle 2.2:	Übersicht einiger Befehlssätze	9
Tabelle 2.3:	Verwendete Routing Codes	13
Tabelle 2.4:	Verwendete Type Codes	14
Tabelle 2.5:	Übersicht der Frame Control Bits	15
Tabelle 2.6:	Einige ELS Codes	17
Tabelle 2.7:	Aufbau des Fabric Login Rahmens	19
Tabelle 2.8:	Aufbau des Port Login Rahmens	20
Tabelle 2.9:	Aufbau des Prozess Login Rahmens	21
Tabelle 3.1:	SCSI Status	31
Tabelle 3.2:	Gerätetypen	33
Tabelle 3.3:	Beispiel Standard Inquiry	33
Tabelle 3.4:	Beispiel Vital Product Data mit Page Code 00	34
Tabelle 3.5:	Beispiel Test Unit Ready	35
Tabelle 3.6:	Beispiel Report LUN	37
Tabelle 3.7:	Beispiel Read Capacity	
Tabelle 4.1:	PCI Express Konfiguration	43
Tabelle 4.2:	Schalterstellung von SW12	43
Tabelle 4.3:	Verwendete Parameter	49
Tabelle 4.4:	Übersicht der Registeradressen	57
Tabelle 4.5:	Bitkombinationen mit dazugehörigem Loopback Typ	61
Tabelle 6.1:	Empfangene und gesendete Read/Write Buffer Rahmen	74

11 Anhang

A1: Schaltplan ML 555 mit Brücke für SFP1 Steckplatz

A2: CD-ROM mit folgendem Inhalt:

komplettes VHDL Projekt FC-FS Standard FCP-3 Standard SPC-4 Standard SBC-3 Standard ML 555 Development User Guide Rocket IO GTP Transceiver User Guide Fibre Channel User Guide Fibre Channel Interface Product Manual Hard Disk Specification Datenblatt: TXN31115D2_DS (SFP) Datenblatt: Virtex 5 Schaltplan: ML 555 Bestückungsplan ML 555



A1: Schaltplan ML 555 mit Brücke für SFP1 Steckplatz