

# Modellierungsunterstützung für Mixed-Signal-Systeme durch symbolische Vereinfachung nichtlinearer Blöcke

Roland Jancke<sup>1</sup>, Sandra Böhme<sup>1</sup>, Christoph Clauß<sup>1</sup>, Thomas Halfmann<sup>2</sup>, Peter Schwarz<sup>1</sup>, Ralf Sommer<sup>3</sup>, Peter Trappe<sup>1</sup>

<sup>1</sup>Fraunhofer Institut für Integrierte Schaltungen, Außenstelle Entwurfsautomatisierung EAS Dresden

<sup>2</sup>Fraunhofer Institut für Techno- und Wirtschaftsmathematik Kaiserslautern

<sup>3</sup>Infineon Technologies AG München

## Kurzfassung

Für einen effektiveren und sichereren Entwurf elektronischer Schaltungen durch die entwurfsbegleitende Modellierung spielen insbesondere solche Verfahren eine große Rolle, die sich gut automatisieren lassen, wie die Modellgenerierung auf Basis der symbolischen Approximation großer Gleichungssysteme. Im vorliegenden Beitrag werden die Erfahrungen bei der Modellierung einer digitalen PLL als einer komplexen Mixed-Signal-Schaltung unter Einbeziehung symbolischer Verfahren vorgeführt und in den Zusammenhang einer durchgängigen Modellierungsmethodik eingeordnet.

## 1 Einführung


Der Entwurf komplexer Systeme erfordert zunehmend die Unterstützung durch eine verfeinerte, aber auch hierarchisch übergreifende Modellierung und Simulation. Dadurch wird die Bottom-up-Verifikation des entworfenen Systems durch Vergleich von Simulationsergebnissen mit der Spezifikation verbessert oder überhaupt erst ermöglicht. Darüber hinaus können simulationsfähige Modelle von Bauteilen oder Baugruppen an Kunden gegeben werden, bevor gefertigte Muster vorliegen. Zukünftig soll eine hierarchische, durchgängige Modellierung auch direkt im Top-down-Prozess zur Unterstützung von Entwurfsentscheidungen eingesetzt werden. Dazu gehört der Einsatz von Verhaltensmodellen zur schnellen Variantensimulation und bei der Schaltungsdimensionierung. Den Einsatz der Modellierung im allgemeinen Entwurfsablauf zeigt **Bild 1**.

Der Bedarf und die technologischen Möglichkeiten der Integration hochkomplexer Funktionen in elektronischen Schaltungen wachsen so schnell, dass die Methoden und Werkzeuge für den Entwurf einer solchen Schaltung heute kaum noch Schritt halten können. Insbesondere die analogen Anteile eines Systems benötigen zwar nur einen geringen Flächenanteil auf dem Chip, aber einen großen Anteil der gesamten Entwurfszeit. Analogentwurf ist nach wie vor kaum automatisiert und daher immer noch eine Kunst, die viel Expertise und Know-how erfordert.

Das ist der Grund, warum in jüngster Zeit wieder verstärkt Anstrengungen unternommen werden, auch im Bereich der Analog- und Mixed-Signal-Systeme zu automatischen Entwurfsverfahren zu kommen. Modellierung und Simulation werden zwangsläufig ein Hauptbestandteil dieser Verfahren sein.

Modellierungsverfahren können sich dort erfolgreich im Entwurfsprozess etablieren, wo sie in einem hohen Maße durch Rechnerunterstützung automatisierbar sind und sich aus Sicht der Entwerfer in den vorhandenen Entwurfsablauf integrieren lassen. Ein solches Verfahren kann die symbolische Analyse und Vereinfachung von großen mathematischen Gleichungssystemen werden [5][6]. Sie gestattet die automatisierte Generierung von Verhaltensmodellen auf der Basis einer vorgegebenen Schaltungstopologie. Für lineare Systeme und deren Vereinfachung im Kleinsignalbereich ist die symbolische Analyse bereits heute industriell einsetzbar. Haupteinsatzgebiet in der Industrie ist allerdings weniger die Schaltungsmodellierung als die Schaltungsfehleranalyse, insbesondere bei Stabilitäts- und Kompensationsproblemen.

Der vorliegende Beitrag beschäftigt sich mit der Entwurfsunterstützung durch symbolische Modellgenerierung für nichtlineare Schaltungen und die Anwendung bei der Modellierung komplexer Mixed-Signal-Schaltungen.




**Bild 1** Modellierung im Schaltungsentwurf

Abschnitt 2 stellt wichtige Modellierungsverfahren und deren Einordnung in einen allgemeinen Modellierungsablauf dar. Die symbolische Vereinfachung nichtlinearer Basisblöcke wird in Abschnitt 3 gezeigt, bevor Abschnitt 4 ausführlich auf die Modellierung einer digitalen PLL (DPLL) eingeht.

## 2 Modellierung von Mixed-Signal-Systemen

Parallel zum Schaltungsentwurf sind Modellierungsaufgaben auf den einzelnen Abstraktionsebenen durchzuführen, um jeweils die Entwurfsentscheidung durch Simulation zu überprüfen und die Parameter der Teilblöcke durch Optimierung bestimmen zu können.




**Bild 2** Modellierungsablauf

Unabhängig von der Abstraktionsebene finden dabei immer wieder ähnliche Modellierungsschritte statt, die in einem allgemeinen Modellierungsablauf [3] zusammengefasst werden können (siehe **Bild 2**).

Am Beginn steht eine **Modellspezifikation**. Neben der Entwurfspezifikation für diese Ebene können darin Angaben zur Modellierungsgenauigkeit enthalten sein sowie Aussagen, welche Effekte höherer Ordnung neben den funktionsbestimmenden Eigenschaften im Modell zu berücksichtigen sind.

Bei der **Modelldefinition** werden Entscheidungen zur Modellstruktur und zur Partitionierung des Modells nach Beschreibungsdomänen getroffen. Einen sehr allgemeinen mathematischen Modellansatz zeigt **Bild 3**. Darin werden konservative, nichtkonservative und digitale Signale mit einem internen Zustandsvektor  $\mathbf{s}$ , dem Parametervektor  $\mathbf{p}$  sowie der Zeit  $t$  über ein Gleichungssystem verknüpft.

Hinzu kommt bei der Modelldefinition die Festlegung der Schnittstelle des Modells nach außen und des Gültigkeitsbereichs, in dem das Modell die vorgegebene Spezifikation nachbilden wird.



**Bild 3** Modellierungsansatz

Bei der **Modellimplementierung** geht es um die Kodierung der Beschreibung (Modellgleichungen, Zustandsautomat, ...) in einer geeigneten Beschreibungssprache. Auf Systemebene bietet sich eine abstrakte, realisierungsunabhängige Sprache wie SystemC an, während ein Mixed-Signal-Block, der in Hardware realisiert werden soll, eher in VHDL-AMS modelliert wird. Für die Implementierung des Modells stehen dabei eine Vielzahl analytischer, symbolischer und numerischer Modellierungsmethoden bereit.

Bei der analytischen Modellierung werden einmalig für typische Schaltungsklassen parametrisierbare Verhaltensmodelle erstellt. Die freien Parameter der internen Gleichungen werden durch Charakterisierung einer Schaltung bestimmt. Für aufwendigere, mehrdimensionale Abhängigkeiten, die sich nicht analytisch ausdrücken lassen, werden Kennlinienfelder charakterisiert und in Form von Tabellenmodellen abgelegt. Numerische Modelle verwenden solche Tabellen und interpolieren zwischen den Stützstellen. Symbolische Modellierungsmethoden gehen dagegen direkt von der Schaltungsstruktur aus und vereinfachen mittels verschiedener Verfahren die Beschreibungsgleichungen bis zur vorgegebenen Fehler-schranke.

Als letzter Punkt im Modellierungsablauf ist noch die **Modellvalidierung** zu erwähnen. Dabei wird das implementierte Modell mit der Schaltung bzw. der Spezifikation hinsichtlich der Einhaltung der Genauigkeit und des Gültigkeitsbereiches verglichen. Entspricht das modellierte Verhalten nicht den Anforderungen, sind Änderungen in der Implementierung oder der Modelldefinition notwendig.

Das verifizierte Modell ist schließlich zu dokumentieren, um seine spätere Wiederverwendbarkeit sicherzustellen.

Die Modellierung von Mixed-Signal-Systemen führt auf eine Reihe von speziellen Problemen. Bereits zu einem frühen Stadium der Modellerstellung ist eine

Partitionierung in analoge und digitale Modellteile vorzunehmen. An den Schnittstellen sind A/D- und D/A-Wandlermodule einzufügen. Steht für die Modellierung des Systems keine Mixed-Signal-Beschreibungssprache zur Verfügung (wie VHDL-AMS oder Verilog-AMS), so ist eine Simulatorkopplung für die gemeinsame Simulation aller Modellteile notwendig.

Bevor die Mixed-Signal-Modellierung anhand einer komplexen DPLL-Schaltung gezeigt wird, sollen zunächst symbolische Modellierungsmethoden anhand einfacher nichtlinearer Blöcke vorgeführt werden.

### 3 Symbolische Vereinfachung nichtlinearer Blöcke

Symbolische Modellierungsmethoden gehören zur Klasse der konstruktiven Verfahren (auch „White-Box-Methoden“) [4]. Bei diesen ist das Modell sehr eng an die Struktur des nachzubildenden Systems gebunden. Änderungen in der Schaltungstopologie machen im Allgemeinen eine neue Modellierung notwendig.

Das vollständige Algebro-Differential-Gleichungssystem (DAE) dient als Ausgangspunkt für die Modellierung. Zunächst wird für dieses System im interessierenden Bereich eine Referenzsimulation durchgeführt. Die symbolische Notation erlaubt bereits eine Reduktion der Anzahl der Gleichungen mittels automatischer Substitution und Elimination. Die eigentliche Abstraktion erfolgt durch systematisches, schrittweises Vereinfachen und u.a. auch durch Streichen von Termen. Dabei wird stets mit der anfangs durchgeführten Referenzsimulation verglichen, ob nach der Vereinfachung immer noch die vorgegebene Fehler-schranke eingehalten wird. Ansonsten ist der Schritt rückgängig zu machen.


Für die durchgeführten symbolischen Analysen und Vereinfachungen stand das leistungsfähige Werkzeug Analog Insydes [1] vom Fraunhofer Institut ITWM in Kaiserslautern zur Verfügung. Neben der Vereinfachung linearer Blöcke im Kleinsignalbereich können auch nichtlineare Blöcke mit Analog Insydes analysiert und bezüglich des Verhaltens im Zeitbereich approximiert werden.

Es folgen Beispiele von Grundschaltungen, die symbolisch analysiert und vereinfacht wurden.

#### 3.1 Komparator

Die DC-Transfer-Kennlinie eines Komparators ist in **Bild 4** dargestellt (durchgezogen). Die zugehörige Schaltung beinhaltet 14 MOS-Transistoren. Das DAE-System mit 79 Gleichungen und 250 Termen

wurde mit Analog Insydes bezüglich der dargestellten DC-Transfer-Kennlinie analysiert.



**Bild 4** Transfer-Kennlinie eines Komparators

Die symbolische Approximation dieser nichtlinearen Charakteristik erbrachte ein System von 7 Gleichungen mit 25 Termen, also eine Reduzierung etwa um den Faktor 10. Die resultierende DC-Transfer-Kennlinie des Modells ist ebenfalls in **Bild 4** eingezeichnet (gestrichelt). Die Abweichung liegt bei unter einem Prozent. Um eine Vorstellung von den auftretenden Gleichungen zu bekommen, ist das Ergebnis der Approximation in **Bild 5** abgedruckt, wobei zur einfacheren Illustration schon teilweise numerische Werte eingesetzt wurden.


$$\left\{ \left( 0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1left}[t]}{\text{IV}}} \right] - 0.0152 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1right}[t]}{\text{IV}}} \right] \right)^2 + \right. \\ \left. 0.0032 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1right}[t]}{\text{IV}}} \right] + 3 \cdot \text{GMIN} \cdot \text{V6left}[t] = 0, 0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1left}[t]}{\text{IV}}} \right] + \right. \\ \left. 0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1left}[t]}{\text{IV}}} \right] - 0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1right}[t]}{\text{IV}}} \right] \right)^2 = 0, \\ -0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1right}[t]}{\text{IV}}} \right] + 0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1right}[t]}{\text{IV}}} \right] \right)^2 = 0, \\ -0.0066 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1right}[t]}{\text{IV}}} \right] - 0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1right}[t]}{\text{IV}}} \right] \right)^2 = 0, \\ -0.0033 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1right}[t]}{\text{IV}}} \right] + 0.0033 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1right}[t]}{\text{IV}}} \right] \right)^2 = 0, \\ -0.032 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1left}[t]}{\text{IV}}} \right] + 0.0152 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1left}[t]}{\text{IV}}} \right] \right)^2 + \\ \left. 0.0152 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1left}[t]}{\text{IV}}} \right] - 0.0152 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1left}[t]}{\text{IV}}} \right] \right)^2 + \right. \\ \left. 0.0032 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1left}[t]}{\text{IV}}} \right] - 0.0152 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1left}[t]}{\text{IV}}} \right] \right)^2 - \right. \\ \left. 0.0032 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M03} \cdot \text{V1left}[t]}{\text{IV}}} \right] + 0.008 \text{ VT}^2 \text{ Log} \left[ 1. + e^{-\frac{\text{VT018M02} \cdot \text{V1right}[t]}{\text{IV}}} \right] \right)^2 = 0, \\ -2.5 - \text{IN} + \text{Vkomp} + \text{V6inp}[t] = 0, \left. \left( \text{V6inp}[t], \text{V6left}[t], \text{V6right}[t], \text{V6erroroutstage}[t], \right. \right. \\ \left. \left. \text{V6netlll}[t], \text{V6out0}[t], \text{V6POWER}[t], \text{V6right}[t] \right) \right\}$$

**Bild 5** Gleichungssystem des Komparators

#### 3.2 Stromspiegel

Ein Stromspiegel hat die Aufgabe, am Ausgang einen Strom abzugeben, der bis zu einem gewissen Maximalwert gleich dem Eingangsstrom ist. Größere Eingangsströme sorgen für eine Sättigung am Ausgang. Eine typische Transferkennlinie ist in **Bild 6** dargestellt (durchgezogen).


Im Beispiel wurde ein doppelter Stromspiegel bestehend aus 4 MOS-Transistoren untersucht (siehe **Bild 7**). Das vollständige Gleichungssystem hat die Dimension 38x38.



**Bild 6** Transferkennlinie des Stromspiegels

Die DC-Transfer-Kennlinie wurde im linearen Anteil symbolisch approximiert. Das reduzierte Gleichungssystem hat die Dimension 3 und kann nach dem Ausgangsstrom aufgelöst werden. Das Ergebnis ist die lineare Übertragungskennlinie (gestrichelt in **Bild 6**):

$$i_{out} = -\frac{L_{MN2}W_{MN3}L_{MP2}W_{MP3}}{W_{MN2}L_{MN3}W_{MP2}L_{MP3}} i_{in}$$



**Bild 7** Schaltung eines doppelten Stromspiegels


Das Ergebnis selber mag nicht spektakulär sein, es ist aber zu bedenken, dass es automatisch aus den vollständigen, nichtlinearen Transistorgleichungen abgeleitet wurde, die – wie oben beschrieben – 38 Gleichungen umfassen und mehrere Druckseiten füllen würden. In dem Formelausdruck sind die Weiten und Längen der vier Transistoren als symbolische Parameter belassen. So lassen sich leicht symbolische Ausdrücke für den Mismatch berechnen, wenn die beiden Transistoren eines Paares nicht gleiche Geometrien haben.

## 4 Modellierung einer PLL

### 4.1 Grundprinzip

Die Phasenregelschleife (Phase-Locked Loop – PLL) spielt eine wichtige Rolle in der analogen Schaltungstechnik. Sie wird häufig zur Frequenzsynthese und

-synchronisation eingesetzt. Wir betrachten hier den Aufbau als digitale PLL (DPLL), wie in **Bild 8** dargestellt [2].



**Bild 8** Blockschaltbild einer digitalen PLL

Diese Mixed-Signal-Schaltung besteht aus einem digitalen Phasen-Frequenz-Detektor (PFD) und den analogen Blöcken Ladungspumpe (CP), Tiefpass (LP) und spannungsgesteuerter Oszillator (VCO). Entsprechend der Phasendifferenz zwischen aktuellem Takt und Referenztakt gibt der PFD Pulse an die Ladungspumpe ab. Das integrierte Signal wird tiefpassgefiltert an den Ausgang gegeben. Parallel wird aus dem Ausgangssignal über den VCO das Taktsignal gewonnen und zum Phasenvergleich zurückgeführt.

Der Ausgangspunkt der Modellierung ist hier die Spezifikation der Teilblöcke. Nach dem oben gezeigten Architekturentwurf seien die Spezifikationen für die einzelnen Blöcke bekannt.

### 4.2 Partitionierung

Entsprechend der Realisierung als Mixed-Signal-Schaltung wird auch das Modell in analoge und digitale Blöcke partitioniert. Der Phasen-Frequenz-Detektor bildet den digitalen Anteil, alle anderen Blöcke werden analog modelliert. Ein Analog-Digital-Wandler ist im Phasen-Frequenz-Detektor notwendig, die umgekehrte Digital-Analog-Wandlung findet in der Ladungspumpe statt.

Als Hardwarebeschreibungssprache wurde VHDL-AMS verwendet. Diese Sprache erlaubt die Beschreibung von digitalen Blöcken sowie von analogen und Mixed-Signal-Systemen. Damit können alle Blöcke innerhalb einer gemeinsamen Umgebung simuliert werden. Als einfache Wandler stehen in VHDL-AMS beispielsweise die Konstrukte 'above (A/D-Wandlung) und 'ramp (D/A-Wandlung) zur Verfügung.

### 4.3 Analytische Verhaltensmodellierung

Nach der Spezifikation der einzelnen Blöcke und der Partitionierung des Gesamtmodells sind die einzelnen Modellteile geeignet zu implementieren.

Für die digitalen Schaltungsteile bietet sich eine analytische Verhaltensmodellierung an. Im Allgemeinen liegt eine abstrakte Beschreibung des Verhaltens aus dem Top-Down-Entwurfsprozess vor, die sich mittels Verhaltensbeschreibungssprache sehr effizient modellieren lässt.

Zur Verifikation der entworfenen Digitalschaltung stehen formale Methoden (property checking) sowie statische Timinganalyse und Timingsimulationen zur Verfügung. Durch kleinere Siliziumstrukturen und höhere Frequenzen werden weitere analoge Effekte wie Laufzeiten auf Leitungen und Pattern-abhängige Signalbeeinflussungen zukünftig eine zunehmende Rolle spielen.


Im Beispiel lag für den digitalen Block Phasen-Frequenz-Detektor die Spezifikation als Zustandsautomat vor. Daher bot sich eine analytische Verhaltensmodellierung an. Der Zustandsautomat wurde durch einen `process` in VHDL nachgebildet. In Abhängigkeit von den Taktflanken am Eingang und dem aktuellen Zustand wechselt der Automat gegebenenfalls seinen Zustand.

Das Schleifenfilter als analoger Block wurde ebenfalls analytisch durch ein einfaches PI-Glied modelliert. Die Parameter für Eckfrequenz und Filterkonstanten ergeben sich entweder aus der vorgegebenen Spezifikation für diesen Block oder durch Charakterisierung einer vorhandenen Schaltungsrealisierung.

Die Ladungspumpe enthält hier neben zwei digital gesteuerten Schaltern, die als D/A-Wandler fungieren, noch zwei Stromquellen, die die Schaltimpulse am Eingang in Stromimpulse am Ausgang umwandeln.

#### 4.4 Symbolische Vereinfachung des Oszillators

Für den spannungsgesteuerten Oszillator in der PLL wurde nun eine Modellierung mit Hilfe symbolischer Methoden durchgeführt. Ausgangspunkt war die Schaltungstopologie einer vorhandenen Oszillatorschaltung (siehe **Bild 9**).



**Bild 9** VCO-Struktur

Der dargestellte Ringoszillator besteht aus drei gleichen Buffern, die mit einem Differenzverstärker und steuerbaren Quellen für die Frequenzbeeinflussung jeweils 7 MOS-Transistoren enthalten.


Zunächst wurde ein einzelner Buffer in Analog Insydes approximiert. Die vorhandene Spice-Netzliste konnte eingelesen werden, wobei ein Teil der Transistorparameter an die von Analog Insydes mitgelieferten MOS-Modelle anzupassen war.

Das aufgestellte vollständige Gleichungssystem eines Buffers beinhaltet 106 Gleichungen und Variable in ca. 1000 Termen. Nach einer anfangs durchgeführten Referenzsimulation mit diesem vollständigen Gleichungssystem wurden verschiedene Vereinfachungsalgorithmen angewendet, die Analog Insydes bietet. Dazu gehören auch Verfahren zur Vereinfachung stückweise definierter Kennlinien, die gerade die Beschreibung von MOS-Transistoren wesentlich reduzieren können, wenn diese nur in bestimmten Teilen der Kennlinie betrieben werden.

#### 4.5 Ergebnisse

Im Ergebnis der durchgeführten Vereinfachungen des VCO entstand ein System mit 7 Gleichungen und Variablen für einen einzelnen Buffer. Die Anzahl der Terme konnte etwa um den Faktor 4 auf 260 reduziert werden. Eine weitere Vereinfachung würde zu Lasten der dynamischen Elemente gehen, die jedoch wichtig für den Einsatz des Buffers im Oszillator sind.


**Bild 10** stellt im Vergleich die Simulationsergebnisse vor und nach der Vereinfachung des einzelnen Buffers dar. Als Eingangssignal wurde ein Signal aus der Schaltungssimulation des Oszillators verwendet.



**Bild 10** Vergleichssimulation für den Buffer


Es zeigt sich gute Übereinstimmung bezüglich des transienten Verhaltens. Die Vorgabe für die Approximation von maximal 100mV Abweichung im Ausgangssignal wird eingehalten. Die Rechenzeit reduzierte sich gegenüber dem vollständigen Gleichungssystem etwa um den Faktor 23.

Aus den vereinfachten Buffern wurde schließlich wieder ein Ringoszillator zusammengesetzt und ein Verhaltensmodell in VHDL-AMS generiert. In **Bild 11** ist die Simulation des generierten Modells im Vergleich mit der Simulation des ursprünglichen Spice-Modells dargestellt.



**Bild 11** Simulation des generierten Oszillators

Der generierte Oszillator schwingt mit einer Frequenz von ca. 146 MHz. Dieser Wert stimmt sehr gut mit der Frequenz der Oszillatorschaltung von ca. 147 MHz überein (Fehler < 1%). Die Steuerkennlinie (Oszillatorfrequenz über Steuerspannung  $v_{ctrl}$ ) in **Bild 12** zeigt, dass im Ergebnis der Vereinfachungen wieder ein spannungsgesteuerter Oszillator entstanden ist, dessen Kennlinie über dem Steuerbereich von 80 mV maximal um ca. 5 MHz (Fehler < 4%) von der Kennlinie des ursprünglichen Oszillators abweicht.



**Bild 12** Steuerkennlinie des VCO

Die Simulation der gesamten DPLL, die sich aus allen Teilmodellen zusammensetzen lässt, ist derzeit nur möglich, wenn für alle Blöcke analytische Verhaltensmodelle eingesetzt werden. Das aus der symbolischen Analyse generierte Verhaltensmodell für den VCO ist derzeit etwa um den Faktor 9 langsamer in der Abarbeitung als die ursprüngliche Spice-Netzliste. In weiteren Arbeiten muss untersucht werden, wie die dargestellten Verfahren eingesetzt werden können, um auch für komplexe nichtlineare Schaltungen effiziente Verhaltensmodelle zu erzeugen. Ebenso könnten im Zuge zukünftiger Forschungen die Verhaltenssimulatoren für die Abarbeitung generierter Modelle verbessert werden.

## 5 Zusammenfassung

Ausgehend von einer allgemeinen Methodik wurde die Modellierung einer komplexen nichtlinearen Mixed-Signal-Schaltung gezeigt. Für die einzelnen Teilblöcke ließen sich unterschiedliche Modellierungsverfahren anwenden. Der Schwerpunkt lag dabei auf der Darstellung der symbolischen Approximation des Oszillators. Trotz der Empfindlichkeit dieser selbsterregenden Schaltung ließ sich mit Hilfe der symbolischen Methoden, die von Analog Insydes zur Verfügung gestellt werden, die Komplexität dieses Teilblockes deutlich reduzieren. Dabei wurde eine hohe Modellierungsgenauigkeit auch bei Zusammenschaltung mehrerer generierter Blöcke erreicht.

Im Hinblick auf eine automatische Modellgenerierung mit symbolischen Methoden müssen weitere Erfahrungen mit komplexen Schaltungen gesammelt werden. Im Ergebnis zukünftiger Untersuchungen sollten vorhandene Methoden verbessert und dem Anwender Richtlinien für deren effiziente Anwendung an die Hand gegeben werden.

## 6 Danksagung

Diese Arbeit wurde teilweise mit Mitteln des BMBF unter dem Förderkennzeichen 01 M 3068 im Rahmen des Ekompas-Projekts ANASTASIA2 gefördert. Ergebnisse entstanden ebenfalls in Zusammenarbeit mit dem Clusterforschungsprojekt SAMS des edacentrums (Förderkennzeichen 01 M 3070).

## 7 Literatur

- [1] Analog Insydes, [www.analog-insydes.de](http://www.analog-insydes.de)
- [2] Best, R. E.: Phase-locked loops: theory, design and applications. McGraw-Hill, Inc. 1993
- [3] Eckmüller, J.; Jancke, R.; Schwaferts, A.; Schwarz, P.; Trappe, P.: Verhaltensmodellierung und Bibliothekskonzept für analoge Grundschaltungen der Telekommunikation. Analog'99.
- [4] Gielen, G.: Design and modeling tools for analog/RF circuits in mixed-signal integrated systems on chip. Proc. FDL'02, Marseille, Sept. 2002
- [5] Halfmann, T.; Wichmann, T.: Overview of Symbolic Methods in Industrial Analog Circuit Design, Reports of Fraunhofer ITWM, No. 44, Kaiserslautern, Germany, 2003
- [6] Nätke, L.; Popp, R.; Hedrich, L.; Barke, E.: Using Term Ordering to Improve Symbolic Behavioral Model Generation of Nonlinear Dynamic Analog Circuits. ECCTD '99.