

IZM

Matthias Hutter

Verbindungstechnik höchster Zuverlässigkeit für optoelektronische Komponenten

FRAUNHOFER VERLAG

Fraunhofer Institut Zuverlässigkeit und Mikrointegration IZM

Verbindungstechnik höchster Zuverlässigkeit für optoelektronische Komponenten

von Matthias Hutter

FRAUNHOFER VERLAG

Kontaktadresse:

Fraunhofer Institut Zuverlässigkeit und Mikrointegration IZM Gustav-Meyer-Allee 25 D-13355 Berlin Telefon: 030 46403-100 Fax: 030 46403-111 www.izm.fraunhofer.de

Bibliografische Information der Deutschen Nationalbibliothek Die Deutsche Nationalbibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie; detaillierte bibliografische Daten sind im Internet über http://dnb.d-nb.de abrufbar. ISBN: 978-3-8396-0024-5

D 83

Zugl.: Berlin, Univ., Diss., 2009

Druck: Mediendienstleistungen des Fraunhofer-Informationszentrum Raum und Bau IRB, Stuttgart

Für den Druck des Buches wurde chlor- und säurefreies Papier verwendet.

Alle Rechte vorbehalten

Dieses Werk ist einschließlich aller seiner Teile urheberrechtlich geschützt. Jede Verwertung, die über die engen Grenzen des Urheberrechtsgesetzes hinausgeht, ist ohne schriftliche Zustimmung des Verlages unzulässig und strafbar. Dies gilt insbesondere für Vervielfältigungen, Übersetzungen, Mikroverfilmungen sowie die Speicherung in elektronischen Systemen.

Die Wiedergabe von Warenbezeichnungen und Handelsnamen in diesem Buch berechtigt nicht zu der Annahme, dass solche Bezeichnungen im Sinne der Warenzeichen- und Markenschutz-Gesetzgebung als frei zu betrachten wären und deshalb von jedermann benutzt werden dürften. Soweit in diesem Werk direkt oder indirekt auf Gesetze, Vorschriften oder Richtlinien (z.B. DIN, VDI) Bezug genommen oder aus ihnen zitiert worden ist, kann der Verlag keine Gewähr für Richtigkeit, Vollständigkeit oder Aktualität übernehmen.

© by FRAUNHOFER VERLAG, 2009 Fraunhofer-Informationszentrum Raum und Bau IRB Postfach 80 04 69, 70504 Stuttgart Nobelstraße 12, 70569 Stuttgart Telefon 07 11 9 70-25 00 Telefax 07 11 9 70-25 08 E-Mail verlag@fraunhofer.de URL http://verlag.fraunhofer.de

Verbindungstechnik höchster Zuverlässigkeit für optoelektronische Komponenten

vorgelegt von Diplom-Ingenieur Matthias Hutter aus Nürnberg

von der Fakultät IV – Elektrotechnik und Informatik der Technischen Universität Berlin zur Erlangung des akademischen Grades

> Doktor der Ingenieurwissenschaften - Dr.-Ing. -

> > genehmigte Dissertation

Promotionsausschuss:

Vorsitzender:	Prof. DrIng. S. Völker
Berichter:	Prof. DrIng. DrIng. E.h. H. Reichl
Berichterin:	Prof. DrIng. C. Fleck

Tag der wissenschaftlichen Aussprache: 19. Mai 2009

Berlin 2009

D 83

Inhaltsverzeichnis

Zusa	ısammenfassung 4					
1	Einleitung	6				
2	Anforderungen an die Verbindungstechnik optoelektronischer Komponenten	7				
2.1	Forderung nach rückstandsfreien Montageprozessen	7				
2.2	Forderung nach hoher Positioniergenauigkeit durch Selbstjustage	7				
2.3	Anforderung an die Wärmeleitfähigkeit, an die Schmelztemperatur und an die					
	Thermomechanik	9				
2.4	Geometrische Anforderungen	12				
3	Lotauswahl für die Verbindungstechnik optoelektronischer Komponenten	13				
3.1	Bewertung und Auswahl von Lot-Materialien anhand ihrer Eigenschaften	13				
3.2	Das Gold-Zinn-System und das AuSn20-Lot	19				
3.3	Verbindungstechnik mit AuSn20-Lot	25				
3.3.1	Anwendungsformen von AuSn20-Lot	25				
3.3.2	Kompatible Metallisierungssysteme	27				
3.3.3	Lötatmosphären für AuSn20-Lot und Schutz vor Oxidation	30				
3.4	Galvanische Au/Sn-Bumps	32				
3.5	Modellhafte Betrachtungen des Umschmelzprozesses von galvanischen Au/Sn-Bump	S				
	mit Goldüberschuss	35				
3.5.1	Umschmelzen von großvolumigen Au/Sn-Bumps	36				
3.5.2	Umschmelzen miniaturisierter Au/Sn-Bumps	39				
3.6	Grundlegende Überlegungen zur Selbstjustage	42				
4	Entwicklung eines Lötprozesses unter Verwendung galvanischer Au/Sn-Bumps	47				
4.1	Umschmelzdynamik galvanischer Au/Sn-Bumps	47				
4.2	Untersuchung der intermetallischen Phasen und des Kirkendall-Effektes in galvanisch	ien				
13	Au/SII-Dunips Einfluss der Rumpgröße auf des Umschmelzen und die Elin Chin Kontektierung	02				
4.31	Umschmelzversuche an Au/Sn-Rumps verschiedener Durchmesser mit Goldüberschu	seQ2				
432	Flin-Chin-L ötversuche mit umgeschmolzenen Au/Sn-Bumps verschiedener	5572				
1.3.2	Durchmesser	94				
4.3.3	Flip-Chip-Lötversuche mit nicht umgeschmolzenen Au/Sn-Bumps	96				
4.4	Flip-Chip-Lötversuche mit vollständig aufschmelzenden Au/Sn-Bumps auf Ni(Cu)- u	nd				
	Ti/Pt/Au-Metallisierungen	100				
4.4.1	Reaktion des AuSn20-Lots mit Ni und Cu	100				
4.4.2	Reaktion des AuSn20-Lotes mit Ti/Pt/Au	107				
4.5	Optimierung der Selbstjustage in Kombination mit mechanischen Anschlägen	114				
4.6	Durchführung von Zuverlässigkeitstests an Flip-Chip-Lötverbindungen mit					
	galvanischen Au/Sn-Bumps	123				
5	Modellhafte Beschreibung eines optimierten Lötprozesses	128				
6	Verzeichnis der verwendeten Symbole, Abkürzungen und bestimmter Begriffe	132				
7	Literaturverzeichnis	134				
Donl		142				

Zusammenfassung

An die Verbindungstechnik optoelektronischer Komponenten werden besonders hohe Anforderungen gestellt. So müssen sehr hohe Positioniergenauigkeiten möglichst unter Nutzung der Selbstjustage erreicht werden und über die gesamte Lebensdauer erhalten bleiben. Außerdem muss die Verbindungstechnik auch bei zunehmender Miniaturisierung anwendbar sein. In dieser Arbeit werden ein Lötverfahren zur zuverlässigen Montage optoelektronischer Komponenten unter Nutzung von galvanischem Au/Sn-Lot für verschiedene Geometrien und Größen entwickelt und Wege der Selbstjustage aufgezeigt.

Das hier untersuchte Gold-Zinn-Lot der Zusammensetzung AuSn20 (80 wt.-% Au und 20 wt.-% Sn) wurde ausgewählt, weil es eine hohe Zug- und Kriechfestigkeit besitzt und sich in flussmittelfreien Prozessen verarbeiten lässt. Durch das galvanische Abscheiden von zwei aufeinander folgenden Schichten aus Au und Sn lassen sich auf Waferebene unterschiedlichste Geometrien, wie Bumps, flächige Anschlüsse oder Ringstrukturen realisieren. Die Zusammensetzung kann so eingestellt werden, dass sie in etwa dem Eutektikum AuSn20 entspricht und somit während des Lötens oberhalb 280 °C das gesamte Lotvolumen schmilzt. Wird Au hingegen im Überschuss abgeschieden, dann verbleibt beim Löten eine feste Goldschicht unter dem eigentlichen Lot AuSn20 als Sockel.

Bei großem Lotvolumen und Au-Überschuss kann es zum ungleichmäßigen Auflösen der Goldschicht kommen. Auf Grundlage der hier gewonnenen Erkenntnisse bezüglich der Phasenumwandlungen vor und während des Umschmelzvorganges wurde ein gezielter Auslagerungsschritt in das Verfahren eingeführt, der nach einem patentierten Verfahren vorzugsweise in einer aktiven Atmosphäre durchgeführt wird, wodurch nun ein stabiler Umschmelz- und Lötprozess möglich ist.

Bei miniaturisierten Lötstellen von kleiner 30 μ m und sehr dünnen Lotschichten von weniger als 10 μ m können aufgrund der Reaktion des Lotes mit dem Au und der sich daraus bildenden intermetallischen Au₅Sn-Phase nur vollständig aufschmelzende Lotzusammensetzungen verwendet werden. Verschiedene Metallisierungsschichten wurden deshalb auf ihre Eignung als UBM (Under Bump Metallization) für AuSn20-Lot untersucht. Während Nickel und Kupfer ähnlich wie dickes Au eine rasche Konzentrationsverschiebung und verfrühte Erstarrung der Lötstelle bewirken, ist dies

bei Metallisierungen aus Ti/Pt/Au nicht der Fall. Da sich Pt aber nicht selektiv ätzen lässt, wurde ein neues Verfahren entwickelt und patentiert, welches die Lift-Off-Strukturierung der Ti/Pt/Au-Metallisierung mit dem galvanischen Abscheiden der Au/Sn-Bumps kombiniert.

Besonders in der Optoelektronik ist die Forderung nach Selbstjustageprozessen groß, einerseits um Kosten zu sparen und andererseits, weil in manchen Fällen aktive Justage nicht möglich ist. Unter Nutzung des Selbstjustagemechanismus in Kombination mit mechanischen Anschlägen können hohe Positioniergenauigkeiten von besser als 1 µm erreicht werden. Durch ein auf größtmögliche Rückstellkräfte ausgelegtes Design konnten mechanische Anschläge verwendet werden.

Mit einem Flip-Chip-Testaufbau (GaAs auf Dünnschicht-BCB-Silizium-Substrat) durchgeführte Temperatur-Wechsel-Tests zeigen, dass nicht das Lot, sondern die Grenzfläche zur UBM durch Rissbildung versagte. Die ausbleibende Ermüdung der Au/Sn-Lötverbindungen bestätigt, dass AuSn20-Lot aufgrund seiner hohen Kriechbeständigkeit für Anwendungen in der Optoelektronik unbedingt geeignet ist.

Durch die in dieser Arbeit erfolgreich durchgeführte Technologieentwicklung zum Löten optoelektronischer Komponenten konnte mithilfe modellhafter Darstellungen eines optimierten Lötprozesses zum erstem Mal gezeigt werden, wie in Abhängigkeit der Bump- und Lötstellengeometrien die Flip-Chip-Montage-Technik durchzuführen ist, um eine hohe Ausbeute auch unter Nutzung des Selbstjustagemechanismus zu erzielen.

1 Einleitung

Die Optoelektronik hat in den letzten Jahren im Besonderen für die Datenübertragung wegen der steigenden Informationsdichte im Internetverkehr herausragende Bedeutung erlangt. Aufgrund der optischen Signalübertragung und der Empfindlichkeit der optoelektronischen Komponenten wie vor allem Laser-, Photo- oder Leuchtdioden aus GaAs, InP oder anderen Halbleitermaterialien gegenüber mechanischen Spannungen und Verunreinigungen kommt der Verbindungstechnik und insbesondere der Löttechnik eine besondere Bedeutung zu. Die große Herausforderung besteht darin, die Komponenten hochgenau zu positionieren und höchste Zuverlässigkeit im Betrieb der Komponenten sicherzustellen /1/. Außerdem werden zunehmend Lösungswege für die Realisierbarkeit miniaturisierter Lötverbindungen gesucht. So werden für viele Flip-Chip-Anwendungen, wie beispielsweise für den Aufbau von Pixeldetektoren oder dort, wo Signale mit hohen Frequenzen übertragen werden, kleine Bumps und Kontaktmittenabstände benötigt. Auch im Sinne der besseren Wärmeübertragung sind dünne Lotschichten von großem Vorteil. Ausgehend von den speziellen Randbedingungen, die der Betrieb optoelektronischer Komponenten mit sich bringt, werden in der vorliegenden Arbeit Anforderungen formuliert, die an die Verbindungstechnik gestellt werden. Basierend auf einer grundlegenden Betrachtung von Materialeigenschaften und Prozessen wird eine Materialauswahl für die Verbindungstechnik getroffen.

Das wesentliche Ziel dieser Arbeit ist die Entwicklung eines Lötprozesses zur Kontaktierung optoelektronischer Komponenten unter Nutzung von galvanisch aufgebrachtem Gold-Zinn-Lot eutektischer (AuSn20) bzw. nah-eutektischer Zusammensetzung. Der Schwerpunkt der Arbeit liegt dabei auf der Flip-Chip-Technik.

2 Anforderungen an die Verbindungstechnik optoelektronischer Komponenten

2.1 Forderung nach rückstandsfreien Montageprozessen

Eine wesentliche Anforderung an die Verbindungstechnik optoelektronischer Komponenten ist es, dass die optisch aktiven Flächen der Komponenten und der eingesetzten Lichtwellenleiter im Montageprozess nicht kontaminiert werden dürfen. Das bedeutet, dass für die Kontaktierung Materialien ausgewählt werden müssen, mit denen ein rückstandsfreier Montageprozess durchführbar ist. Der Einsatz von Flussmitteln, die sich nicht vollständig rückstandsfrei verarbeiten lassen, ist somit nicht möglich.

Ein wichtiger Punkt in diesem Zusammenhang ist die zu gewährleistende Hermetizität. Die optisch aktiven Flächen dürfen über die gesamte Lebensdauer nicht durch Staub oder Ausgasen der verwendeten Materialien verunreinigt werden. Die Hermetizität ist daher nicht nur von der Verkapselung selbst sondern auch von den verwendeten Materialien im Gehäuse abhängig.

2.2 Forderung nach hoher Positioniergenauigkeit durch Selbstjustage

Eine weitere wesentliche Anforderung an die Verbindungstechnik ist es, dass eine hohe Positioniergenauigkeit erreicht wird, die optoelektronische Komponenten in Bezug zu Fasern, Wellenleitern oder Linsen haben müssen, um möglichst hocheffiziente optische Kopplung zu garantieren.

In Abbildung 1 ist als Beispiel eine Laserdiode skizziert, die auf einem Substrat mit integriertem Lichtwellenleiter in Flip-Chip-Technik durch Löten kontaktiert ist. Um höchste Koppeleffizienz zu erhalten, muss die Laserdiode in allen drei Raumrichtungen möglichst genau zum Lichtwellenleiter ausgerichtet werden. Jegliches Verdrehen oder Verkippen ist nicht erwünscht. Die erforderlichen Positioniergenauigkeiten liegen im Bereich von besser 1 μ m. Wie genau justiert werden muss, hängt von Kennwerten wie der numerischen Apertur der Laserdiode oder des Akzeptanzwinkels des Lichtwellenleiters ab.



Abbildung 1: Prinzipskizze einer Laserdiode (z.B. aus GaAs), die in Flip-Chip-Technik auf ein Silizium-Substrat mit integriertem Lichtwellenleiter, einem so genannten Planar Lightguide Circuit (PLC), gelötet wurde

Es gibt zwei Möglichkeiten, hohe Positioniergenauigkeiten zu erreichen: das Thermodenlöten mit hoch präzisen Montagegeräten und das Reflowlöten unter Nutzung der Selbstjustage.

Beim Thermodenlöten werden die Komponenten mit einem Werkzeug, das auch Tool genannt wird, aufgenommen. Das Lot befindet sich entweder auf dem Substrat oder dem Chip. Anschließend wird die Komponente zum Substrat, das auf dem Chuck z.B. durch Vakuum fixiert ist, mit geeigneter Optik und mittels geeigneter Justagemarken ausgerichtet und auf dem Substrat abgesetzt. Während Substrat und Chip in Position gehalten werden, werden Chuck und/oder Tool geheizt. Thermodenlötprozesse, deren Prinzip in /2/ und /3/ dargestellt ist, werden entweder durch die aufgebrachte Kraft oder den Weg gesteuert. Chuck und/oder Tool können mittels Widerstandsheizung, durch Bestrahlen mit infrarotem Licht aus Lampen oder Lasern geheizt werden, oder aber Bauteil oder Substrat werden direkt mit einen Laserstrahl erhitzt /4/.

Beim Reflowlöten wird zuerst das Bauteil auf dem Substrat platziert und das Löten erfolgt anschließend in einem Ofen (Pick & Place und Reflow), wobei während des Lötens keine äußere Kraft auf das Bauteil einwirkt, lediglich die Gewichtskraft des jeweiligen Bauelements selbst. Der im Reflowlöten nutzbare Selbstjustage-Mechanismus beruht auf der Tatsache, dass eine Fehljustage des Chips in Bezug zum

Substrat dadurch ausgeglichen wird, dass die Oberflächenspannung des flüssigen Lotes den Chip in Bewegung setzt, bis die Oberfläche des Lotes minimiert ist und damit der energetisch günstigste Zustand erreicht ist. Durch die Oberflächenspannung werden also Rückstellkräfte hervorgerufen, die das Bauteil von selbst ausrichten. So können Fehljustagen beim Bestücken bis maximal 50% des Bump-Durchmessers toleriert werden. Darüber hinaus können sehr viele Bauteile mit vollautomatischen Bestückungsmaschinen mit hohem Durchsatz auf einem Substrat platziert und anschließend in einem Lötprozess gemeinsam gelötet werden. Dieses Verfahren ist beispielsweise für die Montage von Flip-Chip-Leuchtdioden entwickelt worden, wobei als Substrat ein Siliziumwafer diente, der mit den Dioden bestückt wurde. Danach wurden alle Bauteile zusammen in einem Ofen im Reflow-Lötverfahren gelötet /5/.

Beim Thermodenlöten hingegen ist der Durchsatz gering, da hoch genau justiert und platziert werden muss. Außerdem kann beim Reflowlöten in verschiedenen Atmosphären gelötet werden, während beim Thermodenlöten in der Regel lediglich die Möglichkeit besteht, die zu fügenden Partner mit Inertgas oder Formiergas zu umspülen, um die Lötstellen vom Sauerstoff abzuschirmen. Und nicht zuletzt ist durch die Nutzung der Selbstjustage ein Weg gegeben, aktive durch passive Justage zu ersetzen. In dem in Abbildung 1 skizzierten Fall ist überhaupt keine Möglichkeit zur aktiven Justage gegeben. Hier muss bereits nach dem Löten die erforderliche Positioniergenauigkeit erreicht sein. Die Anforderung, die daraus an die Verbindungstechnik entspringt, ist also, dass die geforderte Positioniergenauigkeit durch Nutzung der Selbstjustage im Reflowlöten möglich sein muss. Diese muss nicht nur erreicht, sondern über die gesamte Lebensdauer erhalten bleiben.

2.3 Anforderung an die Wärmeleitfähigkeit, an die Schmelztemperatur und an die Thermomechanik

Die Verlustwärme beim Betreiben von Laserdioden oder Leuchtdioden ist teilweise sehr hoch. Daraus leitet sich die Anforderung ab, dass die verwendeten Materialien eine möglichst hohe Wärmeleitfähigkeit besitzen sollen. Außerdem kann der Wärmewiderstand dadurch verringert werden, dass die Schichtdicken von Lötverbindungen möglichst dünn gehalten werden.

Ein Beispiel für optoelektronische Komponenten, die hohe Verlustwärme produzieren, sind Laserbarren, die zum Pumpen von Scheiben- oder Faserlasern eingesetzt werden und im nahen Infrarot (Wellenlängen von 780 - 1070 nm) emittieren. Diese sind in ihrer maximalen Leistung durch die während des Betriebs entstehende Wärme

beschränkt. Stand der Technik sind heute Laserbarren mit einer optischen Ausgangsleistung von 120 W und Lebensdauern von 20.000 bis 30.000 Betriebsstunden. Diese kommerziell erhältlichen Laserbarren sind 1 cm breit und besitzen Resonatorlängen von bis zu 2,4 mm /6/. Mit Laserbarren mit einer Wellenlänge von 920 nm und einer Resonatorlänge von 3,6 mm konnten beispielsweise bereits Ausgangsleistungen von über 300 W erzielt werden /7/. Laserdioden hoher Leistung werden gekühlt – entweder passiv durch Wärmesenken aus beispielsweise Kupfer oder aktiv mittels Peltierelementen oder Mikrokanalkühlern aus Kupfer, Silizium oder Keramik. Laser, die hohe Verlustwärme produzieren, werden mit ihrer aktiven Seite nach unten (p-side-down) montiert, so dass das Lasermaterial selbst nicht als zusätzlicher Wärmewiderstand fungiert.

Neben der guten Wärmeleitung muss darauf geachtet werden, dass die mechanischen Spannungen, die durch die unterschiedliche Wärmedehnung von Komponente und Substrat herrühren, die Funktionalität und Zuverlässigkeit möglichst nicht beeinträchtigen. Die mechanischen Spannungen können dadurch vermindert werden, dass die Temperatur, die bei der Kontaktierung erreicht wird, möglichst niedrig gehalten wird. Durch die Verwendung von Komponenten kleinerer Abmessungen können zwar die mechanischen Spannungen ebenfalls gesenkt werden. Allerdings ist die Größe der Komponenten meist vorgegeben.

Vielfach werden auch Substrate eingesetzt, die aus Materialien bestehen, die eine an das Lasermaterial angepasste Wärmedehnung besitzen. Typische Wärmespreizermaterialien für Laserbarren sind CuW oder AlN mit etwa gleich guter Wärmeleitfähigkeit. Das CuW ist mit einem an das Lasermaterial sehr gut angepassten Ausdehnungskoeffizienten erhältlich, es ist jedoch deutlich teurer als AlN. Letzteres Material hat allerdings einen etwas schlechter an das GaAs angepassten Ausdehnungskoeffizienten. Da er um etwa 2×10^{-6} /K unter dem von GaAs liegt, werden beim Abkühlvorgang nach dem Löten Zugspannungen im Laser erzeugt, die ab einer bestimmten Bauteilgröße kritisch werden oder zur Durchbiegung des Lasers führen können. Die Laserdioden werden auf die Wärmespreizer montiert, wobei die Auskoppelfacette bei p-side-down-Montage des Lasers so genau zu der Kante des Wärmespreizers justiert wird, dass die Abstrahlcharakteristik des Lasers nicht negativ beeinflusst wird. Der Wärmespreizer mit dem darauf montierten Laser wird anschließend auf den Kühler montiert.

Dieses Montagekonzept ist am Beispiel der Montage von Laserbarren in /8/ dargestellt, wobei ein Wärmespreizer aus CuW und ein Wasserkühler aus Kupfer Verwendung fanden. Der Laserbarren wurde dabei mit eutektischem AuSn20-Lot auf den Wärmespreizer gelötet und der Wärmespreizer mit SnPb37-Lot auf den Kühler. Solche Laserbarren werden in der Produktion üblicherweise mit vollautomatischen Flip-Chip-Bondern montiert, die von verschiedenen Herstellern angeboten werden. Hierbei werden die Kanten von Wärmespreizer und Laserbarren vollautomatisch zueinander ausgerichtet, der Laser wird auf dem Wärmespreizer abgesetzt und durch Heizen von Chuck und Tool auf Schmelztemperatur des eutektischen AuSn20-Lots gebracht.

Da das Einfügen eines Wärmespreizermaterials einen zusätzlichen Wärmewiderstand bedeutet, wurden Untersuchungen unter Verwendung von künstlichem Diamant durchgeführt /9/. Diamant besitzt mit mehr als 1000 W/(mK) unter allen Materialien die höchste thermische Leitfähigkeit. Durch gleichzeitige Nutzung von Diamant und des Spreizeffektes der Wärme im Diamant kann der thermische Widerstand sogar geringer ausfallen, als bei direkter Montage des Lasers auf dem Kühler. Da der Ausdehnungskoeffizient von Diamant mit etwa 2×10^{-6} /K deutlich unter dem von GaAs liegt, ist dies nur bei Bauteilen kleiner Abmessungen möglich, ohne den Laser zu zerstören. Eine Möglichkeit Laserbarren auf Diamant zu montieren, ist die Anwendung von in Form von Streifen strukturiertem Diamant, da damit die effektive Bauteillänge verringert wird /10/. Bis zu einer Resonatorlänge von 0,6 mm konnte gezeigt werden, dass dieses Konzept realisierbar ist /11/. Der thermische Widerstand ließ sich im Vergleich zu auf CuW-Wärmespreizer aufgebauten Laserbarren mehr als halbieren. Bei Laserbarren mit größeren Resonatorlängen, wie sie heute kommerziell angeboten werden, sind diesem Aufbaukonzept jedoch Grenzen gesetzt.

Wie man am oben genannten Beispiel sieht, sind bei der Montage von Lasern mehrere Lötprozesse nacheinander erforderlich. Demnach leiten sich auch Anforderungen an die Materialien aus der Löt-Hierarchie ab. Das bedeutet, dass der Chipkontakt oft mindestens einem weiteren Lötprozess standhalten muss. Für den Kontakt zwischen Laser und Wärmespreizer muss also ein Material verwendet werden, das einen höheren Schmelzpunkt hat als die für die danach folgenden Lötungen verwendeten Lote. Auch in Fällen, in denen mehrere Komponenten, wie Laserdioden, auf ein Substrat nacheinander montiert werden, besteht die Anforderung, dass die Verbindungen der bereits gelöteten Komponenten während der Montage der anderen nicht geschädigt werden. Entweder muss also während des Lötens einer weiteren Komponente die Lötverbindung der ersteren unterhalb ihres Schmelzpunktes bleiben, oder man nutzt den Effekt der isothermen Erstarrung des Lotes. Dabei ändert sich das Lot in der chemischen Zusammensetzung durch Reaktion mit bestimmten Metallisierungen so, dass damit eine Erhöhung der Schmelztemperatur der Lötverbindung einhergeht. So verbleiben die Lötverbindungen bei nachfolgenden Prozessen im festen Zustand.

2.4 Geometrische Anforderungen

Bei der Montage von optoelektronischen Bauelementen und insbesondere bei Flip-Chip-Technik, Anwendung der spielen auch Geometrieeinflüsse eine entscheidende Rolle. Bauelemente mit vielen Anschlüssen (z.B. Pixeldetektoren) erfordern, dass der Kontaktmittenabstand (Pitch) und damit auch die Kontakte selbst immer kleiner werden. In anderen Fällen müssen die Lotvolumina so groß sein, dass Unebenheiten auf Substrat- oder Chipseite oder Herstellungstoleranzen, die beispielsweise durch Schrumpf beim Brennen von Keramiken auftreten, ausgeglichen werden können. Es müssen also Lösungen für die verschiedensten Anschlussgeometrien und Lötkontaktgrößen gefunden werden. Bei miniaturisierten Lötungen mit ihrem geringen Lotvolumen ist die Reaktion des Lotes mit den Anschlussmetallisierungen auf Chip und Substratseite besonders zu beachten. Bei kleinen Lötverbindungen machen die sich bildenden intermetallischen Phasen einen größeren Anteil der Lötverbindung aus. Es ist auch möglich, dass sich das Lot vollständig in intermetallische Phasen umwandelt.

Für die Flip-Chip-Montage von optoelektronischen Komponenten ist vor allem entscheidend, dass die optisch aktiven Flächen nicht kontaminiert werden, die notwendige hohe Positioniergenauigkeit von besser 1 μ m durch Selbstjustage erreicht wird und diese einmal erreichte Positionsgenauigkeit über die gesamte Lebensdauer der Komponente aufrechterhalten bleibt.

3 Lotauswahl für die Verbindungstechnik optoelektronischer Komponenten

3.1 Bewertung und Auswahl von Lot-Materialien anhand ihrer Eigenschaften

Als Materialien für die Verbindungstechnik optoelektronischer Komponenten werden hier ausschließlich Lote in Betracht gezogen. Auch der Einsatz von Gold im Thermokompressionsbonden wird diskutiert. In Tabelle 1 sind die Eigenschaften von repräsentativen Loten aufgelistet, wobei T_m die Schmelztemperatur, R_m die Zugfestigkeit als Maß für die mechanische Stabilität, λ die Wärmeleitfähigkeit, α der lineare Wärmedehnungskoeffizient und γ die Oberflächenspannung bedeuten. In der letzten Spalte ist dargestellt, ob es möglich ist, das jeweilige Lot in einem rückstandsfreien Lötprozess zu verarbeiten. In der Regel werden in rückstandsfreien Prozessen entweder Inertgas oder Formiergas bzw. reduzierende Gase eingesetzt, jedoch keine flüssigen Flussmittel. Ohne Verwendung von Flussmitteln kann aufgrund ihrer geringen Oxidationsneigung mit den goldreichen Loten gelötet werden. Bei den Sn-reichen Loten wie z.B. SnAg3,5, SnAg3,8Cu0,7 oder SnCu0,7 besteht prinzipiell die Möglichkeit zum Löten in reduzierenden Gasen. Hier ist jedoch mit Einbußen hinsichtlich Benetzung zu rechnen, und der Aufwand für den Lötprozess ist groß, da entsprechende Aktivierungsschritte in den Prozess eingeführt werden müssen.

Die in Tabelle 1 wiedergegebenen Werte sind bis auf die Oberflächenspannung des AuSn20-Lotes den in der Tabellenunterschrift angegebenen Literaturstellen entnommen. Die Messung des Wertes der Oberflächenspannung des AuSn20-Lotes erfolgte bei 320 °C mit dem Kontaktwinkelmikroskop OCA20 der Fa. DataPhysics in der "Pendant Drop-Methode" (hängender Tropfen) in Siliconöl. Dabei wird das Lot in Siliconöl aufgeschmolzen, in eine Kanüle eingesogen und soweit wieder herausgedrückt, bis ein hängender Lot-Tropfen in dem Siliconöl entsteht. Die Form des Tropfens wird mit einer Kamera erfasst und daraus mithilfe einer speziellen Software die Oberflächenspannung errechnet. Da das Lot während des gesamten Messablaufes in Siliconöl eingetaucht ist, kann Oxidation des flüssigen Lotes weitgehend verhindert werden.

Lot	Schmelz	Festigkeit	E-	Wärmeleit-	Wärme-	Oberflächen-	Rückstands-
	-punkt	R _m / MPa	Modul	fähigkeit	dehnung	spannung	freier
	T _m / °C	(bei RT)	/ GPa		α / 10 ⁻⁶ /K	γ / N/m	Prozess
				$\lambda / W/(mK)$		-	möglich
SnPb37	183	47	27	46	24	0,44	nein
SAC, z.B.	217	40	45	60	20	0,54	bedingt
SnAg3,8Cu0,7							
SnAg3,5	221	35	44	78	20	0,54	bedingt
SnCu0,7	227	35	24	65	20	0,54	bedingt
PbSn10Ag2	285-289	36	24	42	29	0,4-0,5	nein
In	157	1,6	13	84	25		bedingt
AuSn20	280	275	59	57	16	0,60	ja
AuGe12	356	185	63	44	13		ja
AuSi3	363	255	83	27	12		ja

Tabelle 1: Eigenschaften ausgewählter Lote /12/, /13/, /14/, /15/, /16/, /17/, /18/

Die in der Literatur angegebenen Werte für die Zugfestigkeit variieren für die bleifreien Lote merklich. Die Probenherstellung, Lagerung und die Dehnrate, mit der der Zugversuch durchgeführt wird, haben einen großen Einfluss auf die Zugfestigkeit und die Dehngrenze. Für die Zugfestigkeit von SnCu0,7 finden sich beispielsweise Werte zwischen 23 und 35 MPa. Die verschiedenen Varianten der ternären naheutektischen Sn-Ag-Cu-Lote werden in der Literatur vielfach als SAC abgekürzt. Nach dieser Nomenklatur bedeutet die Bezeichnung SAC305 beispielsweise ein Sn-Ag-Cu-Lot mit 3,0 wt.-% Ag und 0,5 wt.-% Cu, der Rest ist Sn.

Die Au-reichen Lote besitzen eine mehrfach höhere Zugfestigkeit als die Sn-basierten und Pb-haltigen Lote. Die Duktilität aller drei Au-reichen Lote ist im Gegensatz zu allen anderen aufgeführten Loten niedrig, das heißt, sie lassen sich bei Raumtemperatur (RT) nur um wenige Prozent plastisch verformen. Die Werte für die Zugfestigkeit der Au-reichen Lote sind bei RT identisch mit ihrer Streckgrenze. Dieses Verhalten bleibt bei den Loten AuSi3 und AuGe12 auch bei höheren Temperaturen unverändert. Nur das AuSn20-Lot zeigt bei Temperaturen über 100 °C einen deutlichen Unterschied in der Zugfestigkeit und der Streckgrenze und eine höhere Duktilität von bis zu mehr als 60%. Die Dehngrenzen der Au-reichen Lote liegen auch bei 150 °C mit 165 MPa für AuSn20, 170 MPa für AuGe12 und 195 MPa für AuSi3 sehr hoch /12/. In einer Arbeit von Lau et al. /18/ sind die Kriechdehnraten für unter anderem eutektisches SnPb37-, ein SAC- und AuSn20-Lot im Vergleich dargestellt. Es wird zum einen deutlich, dass das SnPb37-Lot bei erhöhter Temperatur und hohen Spannungen schneller kriecht als SAC-Lote. Sehr deutlich wird der Unterschied aber von SAC-Loten und dem SnPb37-Lot im Vergleich zu AuSn20, das eine um mehr als acht Größenordnungen kleinere Kriechdehnrate zeigt als die beiden erstgenannten Lote. In den folgenden Unterkapiteln wird auf die einzelnen Lote genauer eingegangen und diskutiert, inwieweit sie sich zur Kontaktierung optoelektronischer Komponenten eignen.

Bleihaltige Lote wie das eutektische SnPb37-Lot mit einer Schmelztemperatur von 183 °C oder die hoch schmelzenden Varianten wie PbSn5 (308 °C) haben den Nachteil, dass beim Löten Flussmittel eingesetzt werden muss. Auch die Anwendung der bleifreien Lote wie SnAg3,5 (221 °C), SnCu0,7 (227 °C) oder SnAg3,8Cu0,7 (217 °C) beziehungsweise Varianten wie SAC305 oder SAC405 erfordert in der Regel die Verwendung von Flussmitteln. Außerdem ist bekannt, dass die bleihaltigen und bleifreien Lote, da sie sich bei Raumtemperatur schon oberhalb 0,5 ihrer homologen Schmelztemperatur befinden, auch schon bei geringen Belastungen von unter 20 MPa bereits bei Raumtemperatur visko-plastisches Verhalten zeigen, also kriechen /18/. Da diese Lote. Ausnahme der hochschmelzenden mit PbSn-Lote. in der Baugruppentechnologie eingesetzt werden, wurden viele Untersuchungen zur Bestimmung ihrer mechanischen Eigenschaften wie das Kriechverhalten sowie Arbeiten zur Lebensdauervorhersage und der Entwicklung von Kriechgesetzen veröffentlicht /19/, /20/, /21/, /22/, /23/.

Ein Nachteil der Sn-reichen, als Ersatz für SnPb37 eingesetzten Weichlote ist es, dass die Gefahr der Whiskerbildung besteht. Whisker sind metallische, normalerweise einkristalline Nadeln, die sich nach einer unbestimmbaren Inkubationszeit bilden und fadenförmig wachsen. Bei Zinnwhiskern, die vor allem bei verzinnten Oberflächen beobachtet werden, wird in einer Theorie angenommen, dass deren Ursache ein durch Spannung induzierter Rekristallisationsvorgang ist /24/. Eine Vermeidung von Druckspannungen in Sn-Schichten verringert die Neigung zur Bildung von Whiskern. Whisker können bis zu großen Längen von weit mehr als 1 mm wachsen und zu Kurzschlüssen führen oder aber bei optischen Komponenten in den Strahlengang hineinwachsen und somit die Funktionalität der Komponente beeinträchtigen.

Indium und Indium-haltige Lote zeigen von den oben gegenübergestellten Metallen und Legierungen die geringsten Festigkeiten, insbesondere eine vergleichsweise geringe Kriechfestigkeit /18/. Wird reines Indium zum Löten von optoelektronischen Komponenten eingesetzt, können zwar durch plastisches Fließen die Spannungen abgebaut werden, die durch die Unterschiede in der Wärmedehnung von beispielsweise Laser und Kühlkörper resultieren. Durch die Relaxations- und Kriechvorgänge können hohe Positionsgenauigkeiten über lange Betriebsdauer aber nicht in jedem Fall gewährleistet werden.

Bei Indium tritt auch das Phänomen der Whiskerbildung auf. Während sich Sn-Whisker auch ohne Anlegen einer elektrischen Spannung bilden, bedarf die Bildung von In-Whiskern bestimmter kritischer Stromdichten /25/, die jedoch bei Hochleistungslaserdioden durchaus erreicht werden können. Bei der Anwendung von Indium besteht außerdem das Problem, dass die auf Indium bestehende natürliche Oxidschicht vor dem Löten entfernt werden muss. Um kein flüssiges Flussmittel verwenden zu müssen, wird in einem patentierten Verfahren vorgeschlagen, die Oxidschicht durch Gasradikale oder Ionen, die durch elektrische Gasentladung erzeugt, mit einem Inertgas mitgeführt und auf das Lot geblasen werden, zu entfernen und Neu-Oxidation während des Lötens zu verhindern. Somit sollen Weichlote auf Indium- und Zinnbasis auch ohne Flussmittel kontaktiert werden können /26/.

Auch wenn also von flussmittelfreien Fügeverfahren für Indium berichtet wird, ist dessen Einsatz für höchste Zuverlässigkeit aufgrund der Gefahr der Whiskerbildung, seiner geringen Fließgrenze und seines niedrigen Kriechwiderstands nicht geeignet. Besonders bei Pulsbetrieb, wie er zum Schweißen von Blechen in der Automobilindustrie verwendet wird, muss das Lot einem Wechsellastbetrieb von etwa 1 Hz standhalten. In einer Arbeit von Lorenzen et al. /27/ werden Laserbarren getestet, die mit Indium gelötet wurden. Diese eignen sich für Pulsbetrieb nicht.

Die höher schmelzenden goldreichen eutektischen Lote AuSn20 (280 °C), AuGe12 (356 °C) und AuSi3 (363 °C) eignen sich aufgrund ihres hohen Goldgehalts am besten zur flussmittelfreien Montage. Diese drei Lote besitzen verglichen mit den o.g. zinnreichen Loten außerdem sehr hohe Festigkeiten. Das AuSn20-Lot besitzt nicht nur die höchste Festigkeit (sowie einen sehr hohen Kriechwiderstand) und die höchste Wärmeleitfähigkeit, sondern ist in dieser Gruppe auch das Lot mit dem niedrigsten Schmelzpunkt. Eine niedrigere Löttemperatur schont zum einen die Komponenten und zum anderen schlagen sich Unterschiede in der Wärmedehnung der zu verbindenden Materialen bei niedrigeren Löttemperaturen weniger stark in mechanischen Spannungen nieder. Auf der anderen Seite ermöglicht der im Vergleich zu den gängigen Weichloten hohe Schmelzpunkt den Einsatz in der Chipverbindungstechnik,

da bei weiteren Lötprozessen zur Kontaktierung der nächsten Ebene, wofür in der Regel Lote mit deutlich niedrigerem Schmelzpunkt verwendet werden, ein Aufschmelzen auf Chipebene verhindert wird /28/. Aufgrund des gegenüber den restlichen Loten hohen Schmelzpunktes von 280 °C ist AuSn20-Lot auch für Anwendungen geeignet, in denen höhere Betriebstemperaturen auftreten. Darüber hinaus ist über Whiskerbildung bei diesem Lot nicht berichtet worden. Aufgrund seiner hohen Festigkeit ist fraglich, ob die durch thermische Wechsellast zyklisch durch Scherung beanspruchten Lötverbindungen selbst, wie es bei den oben beschriebenen Pb-haltigen und bleifreien Loten der Fall ist, versagen, oder aber der Ausfall auf angrenzende Grenzflächen oder Materialien verlagert wird. Untersuchungen mit speziellen Proben, in denen Lötverbindung aus AuSn20 auf einer Ni-Metallisierung zyklisch auf Scherung beansprucht worden sind, zeigten, dass nach zyklischer Scherbeanspruchung zwar Schädigungen im Lot zu beobachten waren, der Ausfall aber letztlich in den Keramiksubstraten und nicht in der Lötverbindung selbst erfolgte /29/.

Im Au/Sn-System existiert auch ein Sn-reiches Eutektikum der Zusammensetzung SnAu10, dessen Eignung als Lot ebenfalls untersucht wurde. In einer Arbeit von Kim et al. /30/ wurde Zinn-Gold-Lot zinnreicher Zusammensetzung in Form von Bumps und flächig galvanisch abgeschieden, wobei zuerst Sn und darauf dünn Au abgeschieden wurde. In einem mit Wasserstoff gefüllten Ofen wurden flächige Lötungen mit Silizium-Testsubstraten einer Fläche von (4×4) mm² mit nur wenigen Poren hergestellt. Die Lötverbindungen bestanden aus Sn mit gleichmäßig verteilten AuSn₄-Körnern. Von Lee und Chuang /31/ wurden mit auf Si-Testchips und Si-Substraten aufgedampften Schichten nicht eutektischer zinnreicher Zusammensetzungen (91,82 wt.-% bzw. 70,54 wt.-% Sn) Lötungen in einer mit Wasserstoff angereicherten Atmosphäre durchgeführt. Die Zuverlässigkeit der Lötverbindungen wurde in beiden Arbeiten jedoch nicht getestet. Auch lag kein Unterschied im thermischen Ausdehnungskoeffizienten von Chip und Substrat vor. In einer anderen Untersuchung wurden Flip-Chip-Leuchtdioden aus GaAs sowohl mit dem zinnreichen Lot SnAu10 als auch mit dem goldreichen Lot AuSn20 auf Si-Substraten kontaktiert /32/. In den zinnreichen Lötverbindungen konnten bereits direkt nach der Kontaktierung Risse nachgewiesen werden. Die Flip-Chip-Leuchtdioden, die mit dem zinnreichen Lot gelötet wurden, zeigten außerdem nach 650 Stunden Lagerung bei 150 °C bereits deutliche Einbußen in der Lichtleistung und der Scherfestigkeit, während dieselben Bauteile mit goldreichem Eutektikum gelötet keinerlei signifikante Degradationen aufwiesen.

Betrachtet man die Wärmeleitfähigkeit als primäres Kriterium für die Materialauswahl, so ist offensichtlich, dass Au mit einer Wärmeleitfähigkeit von 315 W/(mK) wesentlich besser geeignet ist als das AuSn20-Lot mit 57 W/(mK). Auch wegen seiner Beständigkeit gegen Ermüdung und Kriechen kommt Au durchaus in Frage. Als Verbindungstechnik von galvanisch abgeschiedenem oder mittels Stud-Bumping aufgebrachtem Au wird das Festphasenverschweißen genutzt, das auch Thermokompressionsbonden genannt wird. Dabei erfolgt die Verbindungsbildung durch die gleichzeitige Anwendung einer bestimmten Kraft und erhöhter Temperatur /33/. Die Anwendung dieses Verfahrens zur flächigen Verbindungsbildung ist dadurch beschränkt, dass bei größeren Flächen erhebliche Kräfte aufgebracht werden müssen oder aber die Temperatur sehr hoch gewählt werden muss. Deshalb wird es vor allem in der Flip-Chip-Kontaktierung eingesetzt. Wird die Anzahl der Bumps jedoch sehr hoch, dann sind auch hier dem Verfahren durch die aufzubringende Kraft Grenzen gesetzt. Darüber hinaus eignet sich das Verfahren nicht, wenn zu große Unebenheiten mindestens auf einem der Fügepartner, typischerweise auf Keramiksubstraten, auszugleichen sind. Auch bei Verwendung von Dünnschicht-Substraten auf BCB- oder PI-Basis ist dieses Verfahren nur bedingt einsetzbar, da diese Materialien bei den für die Verschweißung notwendigen Drucken nachgeben und somit eine Verbindungsbildung erschweren.

Schließlich bleibt die Oberflächenspannung als wesentliche Eigenschaft der Lote zur Diskussion übrig. Für die Selbstjustage ist eine möglichst hohe Oberflächenspannung erwünscht, da sie die Triebkraft für die Selbstjustage darstellt. Je höher die Oberflächenspannung ist, desto höher ist die durch sie verursachte Rückstellkraft, die letztlich dafür sorgt, dass sich das Bauteil in die gewünschte Position bewegt. Die Oberflächenspannung von AuSn20-Lot ist mit 0,60 N/m deutlich höher als die der bleihaltigen Lote und der bleifreien Alternativen. AuSn20-Lot bietet also neben seiner hohen Festigkeit, des günstig gelegenen Schmelzpunktes und der relativ hohen Wärmeleitfähigkeit auch eine hohe Oberflächenspannung, die wichtig ist für die Selbstjustage. Als Fazit bleibt also festzuhalten, dass das eutektische AuSn20-Lot das größte Potential bietet, optoelektronische Komponenten mit hoher Zuverlässigkeit zu kontaktieren.

3.2 Das Gold-Zinn-System und das AuSn20-Lot

Das binäre Gold-Zinn-Phasendiagramm nach Okamoto und Massalski findet sich beispielsweise in /34/. Bereits 1905 hatte Vogel ein erstes noch unvollständiges Phasendiagramm veröffentlicht /35/, das später weiter verbessert wurde. In Arbeiten von Matijasevic finden sich eingehende Beschreibungen des Au/Sn-Systems /36/, /37/. Das in Abbildung 2 dargestellte Phasendiagramm wurde mit der Software THERMO-CALC erstellt /38/. Es ist dabei zu beachten, dass es im goldreichen Teil derart abweicht, dass die β -Phase bei Raumtemperatur (RT) stabil ist. In dem Phasendiagramm nach Okamoto und Massalski ist diese Phase nur jenseits von 200 °C stabil, darunter zerfällt sie in den Au-Mischkristall und die ζ -Phase, wobei der goldreiche Bereich in gestrichelten Linien und damit als unsicher dargestellt ist.



Abbildung 2: Binäres Phasendiagramm Gold-Zinn /38/

Im Au-Sn-System existieren neben dem Gold-Mischkristall sowie α -Sn und β -Sn und der eben erwähnten Au₉Sn-Phase (β -Phase) eine Reihe stabiler intermetallischer Phasen mit den stöchiometrischen Zusammensetzungen Au₅Sn (ζ '), AuSn (δ), AuSn₂ (ϵ) und AuSn₄ (η). Außerdem gibt es zwei Eutektika, ein goldreiches bei 80 wt.-% Au (AuSn20) und ein zinnreiches bei 90 wt.-% Sn (SnAu10). Eine Zusammenstellung der Daten zu den Kristallgittern der einzelnen Phasen nach /39/ zeigt Tabelle 2.

Phase	Gitterstruktur	Gitterkonstanten	Raumgruppe
AuSn ₄	orthorhombisch	a = 0,65124 nm	Aba2
η-Phase		b = 0,65162 nm	
		c = 1,17065 nm	
AuSn ₂	orthorhombisch	a = 0,6908 nm	Pbca
ε-Phase		b = 0,7037 nm	
		c = 1,1788 nm	
AuSn	hexagonal	a = b = 0,4323 nm	P6 ₃ /mmc
δ-Phase		c = 0,5517 nm	
Au ₅ Sn	rhomboedrisch	a = b = 0,5092 nm	R3
ζ'-Phase		c = 1,4333 nm	
Au ₉ Sn	hexagonal	a = b = 0,29081 nm	P6 ₃ /mmc
β-Phase		c = 0,47859 nm	

Tabelle 2: Kristalldaten der intermetallischen Phasen im System Gold-Zinn

Die Kristalldaten der Phasen Au₅Sn, AuSn, AuSn₂ und AuSn₄ wurden durch Untersuchungen an zwei verschieden lange ausgelagerten galvanischen Au/Sn-Bumps mittels TEM und Elektronenbeugung von der Bundesanstalt für Materialprüfung und Forschung (BAM) bestätigt (siehe Kapitel 4.2). Der Versuch des Nachweises der Au₉Sn- oder β -Phase in einer bei 200 °C für 4 Stunden ausgelagerten Probe brachte kein eindeutiges Ergebnis. Zwar wurden mittels EDX-Messungen Bereiche identifiziert, in denen als Ergebnis die chemische Zusammensetzung der Au₉Sn-Phase gemessen wurde. Eine Messung mittels Elektronenbeugung brachte jedoch keine eindeutigen Aussagen. Dies kann als Hinweis darauf gelten, dass die Au₉Sn-Phase in der Tat bei Raumtemperatur nicht stabil ist und, sofern sie sich bei 200 °C gebildet hatte, bei Abkühlung auf RT in den Au-Mischkristall und die Au₅Sn-Phase zerfällt. Das goldreiche eutektische Lot der Zusammensetzung AuSn20 mit einem Schmelzpunkt von 280 °C besteht aus den beiden Phasen Au₅Sn (ζ ') und AuSn (δ). Bei 190 °C findet beim Abkühlen eine Unordnungs-/Ordnungs-Umwandlung von der ζ '- zur ζ -Phase statt, die mit einer Volumenkontraktion von weniger als 0,1% einhergeht. Diese Umwandlung wurde auch in Messungen der thermischen Ausdehnung nachgewiesen /40/. Dementsprechend ist auch das eutektische Lot beim Abkühlen einer Volumenkontraktion bei 190 °C unterzogen.

Das eutektische AuSn20-Lot besitzt bei Raumtemperatur (RT) eine Zugfestigkeit von 275 MPa und einen E-Modul von 59,2 GPa. Die Dehngrenze (0,2% bleibende Dehnung) ist mit ebenfalls 275 MPa angegeben. Das Lot hat eine thermische Leitfähigkeit von 57,3 W/(mK) und im Bereich von -50 bis 170 °C einen Ausdehnungskoeffizienten von 15,93 \pm 0,89 10⁻⁶/K (siehe auch Tabelle 1). Bei 150 °C zeigt das AuSn20-Lot im Vergleich zu RT eine deutlich gestiegene Duktilität, die Zugfestigkeit beträgt 205 MPa bei einer Dehngrenze von 165 MPa /12/.

Die zinnreichen intermetallischen Phasen AuSn (δ), AuSn₂ (ϵ) und AuSn₄ (η) bilden sich und wachsen durch Diffusion gesteuert bereits bei Raumtemperatur. In einer ersten Arbeit von Buene /41/ konnte an aufgedampften Schichten bestehend aus einer Lage Au und einer Lage Sn mittels Rutherford-Rückstreuung (RBS) gezeigt werden, dass sich bei Raumtemperatur die Phasen AuSn, AuSn₂ und AuSn₄ bilden.

In einer weiteren Arbeit /42/ zeigte derselbe Autor, dass beispielsweise eine Probe, in der zuerst eine 186 nm dicke Au-Schicht und dann eine 216 nm dicke Sn-Schicht aufgedampft wurden, was einer Gesamtkonzentration von 58 at.-% Au entspricht, nach 23 Stunden Lagerung bei Raumtemperatur aus der AuSn-Phase und einem Rest aus Au bestand. Durch mehrere dazwischen liegende Messungen konnte gezeigt werden, dass die AuSn-Phase sich bereits nach wenigen Minuten an der Grenzfläche der Au- und der Sn-Schicht gebildet hatte und solange wuchs, bis das Zinn aufgebraucht worden war. Bereits in den ersten Minuten nach dem Abscheiden konnte mittels RBS ein der AuSn-Phase entsprechendes Plateau bei 50 at.-% Au in der Konzentrations-Tiefen-Kurve gezeigt werden. Außerdem wurde gezeigt, dass das Wachstum der AuSn-Phase dem parabolischen Schichtwachstumsgesetz nach Gleichung 1 folgt.

$$l^2 = 2 \cdot k \cdot t \tag{1}$$

Hierbei ist *l* die Schichtdicke in m, *t* die Zeit in s, die nach dem Aufdampfen vergangen ist, und *k* die Wachstumskonstante in cm²s⁻¹.

In zwei später veröffentlichten Arbeiten von L. Buene et al. /43/ und /44/ wurden die Phasen mittels Transmissionselektronenmikroskopie (TEM) und Elektronenbeugung untersucht. Damit konnte nachgewiesen werden, dass sich bei Raumtemperatur die intermetallischen Phasen AuSn und AuSn₄ direkt nach dem Aufdampfen zwischen dem Au und dem Sn gebildet hatten. Die AuSn₂-Phase konnte in diesen Experimenten nur in Schichtsystemen, die mehr als 50 at.-% Sn enthielten, nachgewiesen werden. Sie bildete sich dann erst einige Minuten nachdem sich die anderen beiden intermetallischen Phasen AuSn und AuSn₄ gebildet hatten. So wurde beispielsweise eine goldreiche Probe mit 45 at.-% an Sn (30 nm Au auf 39 nm Sn) mittels Elektronenbeugung solange immer wieder nach Lagerung bei Raumtemperatur untersucht, bis die Probe nach einer Analyse nach 91 min nur noch aus Au und der AuSn-Phase bestand. Bereits in der ersten Messung 7 min nach dem Aufdampfen der Schichten konnten neben Au und Sn die beiden Phasen AuSn und AuSn₄ nachgewiesen werden. Die AuSn₂-Phase konnte zu keinem Zeitpunkt nachgewiesen werden. In einer zinnreicheren Probe mit 80 at.-% Sn (12 nm Au auf 73 nm Sn) wurden 5,5 min nach dem Aufdampfen zunächst auch lediglich Au, Sn, AuSn und AuSn₄ und erst nach weiteren 2 min zusätzlich die AuSn₂-Phase nachgewiesen. Nach 49 Stunden bestand die Probe nur noch aus Sn, AuSn₂ und AuSn₄. Dieser Arbeit zufolge findet die Keimbildung der beiden Phasen AuSn und AuSn₄ direkt am Beginn der Interdiffusion bei Raumtemperatur statt. Die Autoren interpretieren die Tatsache, dass sich die AuSn₂-Phase nicht sofort bildet, dahingehend, dass sie sich durch Umwandlung aus der AuSn-Phase bildet. Die Au₅Sn-Phase konnte nach Lagerung bei Raumtemperatur nicht nachgewiesen werden.

In einer weiter führenden Arbeit von Hugsted, Buene et al. /45/ wurde die Temperatur während des Aufdampfens der Schichten variiert. Zuerst wurde Zinn bei Temperaturen von -170 °C, -50 °C und 20 °C auf Siliziumsubstraten aufgedampft und danach Au auf die Zinnschicht bei jeweils mindestens ebenso tiefen Temperaturen. Anhand von in RBS-Messungen bei RT erhaltenen Konzentrations-Tiefen-Profilen konnte festgestellt werden, dass die Wachstumsgeschwindigkeit der planar wachsenden AuSn-Phase mit zunehmend tieferer Aufdampftemperatur deutlich höher wird. Da davon ausgegangen wird, dass die Zinn-Korngröße mit abnehmender Prozesstemperatur abnimmt und die sich bildende AuSn-Phase damit auch aus kleineren Körnern besteht bzw. die Anzahl der Korngrenzen mit abnehmender Temperatur steigt, leiteten die Autoren aus den Ergebnissen ab, dass das Wachstum der AuSn-Phase hauptsächlich durch Korngrenzendiffusion durch die AuSn-Phase bestimmt ist. Auch konnte festgestellt werden, dass die Steigung der Konzentrations-Tiefen-Kurven zwischen den

Phasenübergängen zum Plateau von 50 at.-%, das der AuSn-Phase entspricht, mit zunehmender Zeit immer flacher wird. Dies wurde so gedeutet, dass die AuSn-Phase nicht mit gleichmäßiger Schichtdicke wächst. Außerdem konnten die Autoren feststellen, dass der Goldgehalt in der Zinnschicht mit der Zeit linear ansteigt, bis eine Konzentration von 10 at.-% an Au vorhanden war. Da dieser Wert weit über der Löslichkeit von Gold in Zinn liegt, kommen die Autoren zu dem Schluss, dass, indem Au rasch entlang der Zinn-Korngrenzen diffundiert, die Bildung und das Wachstum der AuSn₄-Phase ausgehend von den Korngrenzen stattfinden. Da das Plateau nicht bei 20 at.-% liegt, wächst die AuSn₄-Phase folglich nicht als planare Schicht. In einer anderen Arbeit wurde mittels implantierten Argons als Diffusionsmarker festgestellt, dass das Wachstum der AuSn-Phase hauptsächlich durch die Diffusion von Goldatomen bestimmt ist /46/.

In zwei Arbeiten von Yamada et al. /47/, /48/ wurde das Phasenwachstum der intermetallischen Phasen AuSn, AuSn₂ und AuSn₄ untersucht, wobei ein Schichtverbund aus einer Au und zwei Sn-Folien verwendet wurde, die durch Diffusionsbonden im festen Zustand miteinander verbunden worden waren. Mit diesem Schichtverbund wurden Auslagerungsversuche bei 393 K, 433 K und bei 473 K durchgeführt und die Schichtdicken nach verschiedenen Zeiten im Querschliff mittels Lichtmikroskopie gemessen. Ausgewertet haben die Autoren ihre Ergebnisse mit Hilfe der Formel zum Schichtwachstum $l = k(t/t_0)^n$, wobei l die Schichtdicke, t die Auslagerungszeit, n ein dimensionsloser Exponent und k ein Koeffizient mit derselben Einheit wie die Schichtdicke bedeuten. Damit die Einheiten links und rechts der Gleichung übereinstimmen, ist t₀ mit dem Wert 1 s eingeführt worden. Die Untersuchungen zeigen, dass die drei oben genannten Phasen als Schichtverbund wachsen, wobei die Dickenverhältnisse der Phasen AuSn : AuSn₂ : AuSn₄ bei 393 K 1:1:6,4, bei 433 K 1:1:4 und bei 473 K 1:1:3,7 betragen und jeweils über die gesamte Dauer der Experimente bei einer Temperatur konstant bleiben. Bei 393 K ergibt sich für den Koeffizienten k ein Wert von 5.4×10^{-8} m, bei 433 K von 2.7×10^{-7} m und bei 473 K nimmt k einen Wert von 9.6×10^{-7} m an. Der Exponent n berechnet sich bei 393 K zu 0,48, bei 433 K zu 0,42 und bei 473 K nimmt n den Wert 0,36 an. Daraus, dass der Exponent n immer kleiner als 0,5 ist, leiten die Autoren ab, dass das Wachstum der Schichten nicht alleinig durch Volumendiffusion bestimmt ist, sondern teilweise Diffusion über die Korngrenzen stattfindet und sich die Anzahl der Korngrenzen durch Kornwachstum während des Auslagerns verringert. Dass der Wert für n mit sinkender Temperatur steigt und sich schließlich bei 393 K dem Wert 0,5 annähert, wird dadurch erklärt, dass das Kornwachstum in den intermetallischen

Phasen während einer Auslagerung bei niedrigeren Temperaturen langsamer vonstatten geht als bei höheren Temperaturen. Findet Kornwachstum statt, dann weicht der Wert für n deutlich nach unten von 0,5 ab. Findet kein oder kaum Kornwachstum statt, dann wird für n ein Wert von nahezu 0,5 erwartet.

Das durch Diffusion gesteuerte Phasenwachstum der intermetallischen Phasen AuSn, AuSn₂ und AuSn₄ geht mit der Bildung von Kirkendall-Poren einher. Der Kirkendall-Effekt tritt immer dann auf, wenn die Diffusionskoeffizienten der beteiligten Partner unterschiedlich groß sind und es sich nicht um Diffusion durch Platztausch der Atome handelt /49/. Die Poren entstehen auf der Seite des schneller diffundierenden Partners. Dass Kirkendall-Poren bei RT zwischen dem Au und der AuSn-Phase auch in schichtweise galvanisch abgeschiedenen Au/Sn-Bumps auftreten, ist in zwei Arbeiten von Oppermann et al. /50/ und Kallmayer et al. /51/ gezeigt worden. Die Poren bilden sich immer an der Grenzfläche zwischen dem Au und der angrenzenden AuSn-Phase. Au-Atome bewegen sich also von der Grenzfläche weg und hinterlassen Leerstellen, die sich zu sichtbaren Poren anhäufen.

Bei einer Temperatur von 290 °C wurde von Kallmayer et al. das Wachstum der bei dieser Temperatur in die ζ -Phase umgewandelten Au₅Sn-Phase untersucht /51/. Es folgt dem parabolischen Wachstumsgesetz nach Gleichung 1, ist also durch Diffusion, nicht durch Grenzflächenreaktionen kontrolliert. Für die Wachstumskonstante wurde ein Wert von 4,1 × 10⁻¹⁰ cm²s⁻¹ bestimmt. Dass die Wachstumskonstante *k* der Au₅Sn-Phase von der Temperatur abhängig ist, wie in Gleichung 2 wiedergegeben, wurde durch den Vergleich mit Literaturdaten untermauert.

$$k = k_0 \cdot \exp(\frac{-E_A}{k_B \cdot T}) \tag{2}$$

Hier ist k_0 eine von der Temperatur unabhängige Konstante, E_A die Aktivierungsenergie in eV, k_B die Boltzmannkonstante und *T* die Temperatur in K. Es konnte gezeigt werden, dass bei 290 °C und Kontakt der Phase mit einer flüssigen Lotkappe aus AuSn20 der ermittelten Wert für k in der Arrheniusauftragung mit Literaturwerten von Carney et al. /52/, die anhand einmal umgeschmolzener Bumps unterhalb des Schmelzpunktes ermittelt wurden und einen Wert $E_A = 0,63$ eV für das Wachstum der Au₅Sn-Phase ermittelt haben, in Einklang zu bringen ist. Demnach ist es also für das Phasenwachstum unerheblich, ob die Phase mit flüssigem Au/Sn-Lot in Kontakt ist oder nicht. Hier muss jedoch zum einen angemerkt werden, dass die Au₅Sn durchläuft. In einer Arrheniusauftragung werden also streng genommen Werte zweier

Phasen kombiniert dargestellt, weshalb eine Bestimmung von E_A fragwürdig erscheint. Zweitens ist in der Arbeit von Carney et al. /52/ beschrieben, dass für das Phasenwachstum die gesamte Fläche der Au₅Sn-Schicht inklusive der Dendriten verwendet wurde. Da die Dendriten jedoch aus der Erstarrung stammen, verfälschen sie die Messwerte.

3.3 Verbindungstechnik mit AuSn20-Lot

3.3.1 Anwendungsformen von AuSn20-Lot

Das AuSn20-Lot kann auf verschiedene Weisen appliziert werden. Für flächige Verbindungen (Die-Löten) kann das Lot in Form von Folien (Preforms) verwendet werden, die durch Stanzen oder Laserschneiden in die passende Größe geschnitten werden. Oftmals werden Wärmesenken verwendet, auf die das Lot bereits durch Sputtern oder Bedampfen aufgebracht ist.

Für die Flip-Chip-Montage muss das eutektische Au/Sn-Lot in Form einzelner Bumps, für das hermetische Verkappen in Ringstrukturen auf die Komponenten gebracht werden. In einer Arbeit von Ishikawa /53/ wird beschrieben, dass sich mit AuSn20-Lot in Form von Lotpaste sowohl mittels Lotpastendruck als auch durch Dispensen einzelne Bumps und Ringstrukturen herstellen lassen. Das bei Verwendung von Pasten auftretende Problem der Porenbildung durch Gase, die während des Lötens in der Paste freigesetzt werden, wurde durch Modifikation der Flussmittel deutlich gemildert. Die Anwendung von AuSn20-Lot in Form von Paste ist dadurch reduziert, dass damit nur gröbere Anschlussraster von mehr als 100 µm erzielbar sind.

Technologien zur Erzeugung von Bumps aus Au/Sn-Lot, mit denen man kleine Anschlussraster von weniger als 50 µm erzielen kann, sind das Bedampfen und das Sputtern. In Arbeiten von Pittroff et al. wird beschrieben, dass Bumps der eutektischen Zusammensetzung AuSn20 mittels Elektronenstrahlbedampfen auf Laserdioden abgeschieden wurden, um diese anschließend in der Flip-Chip-Technik kontaktieren zu können /54/, /55/. Dabei wurden Au und Sn abwechselnd schichtweise aufgebracht, was zur Ausbildung eines zeilenförmigen Gefüges der beiden intermetallischen Phasen Au₅Sn und AuSn führte. Auch durch Sputtern aus einem Verbundtarget wurden Au/Sn-Bumps mit der eutektischen Zusammensetzung AuSn20 bereits erfolgreich hergestellt und für die Nutzung zur Flip-Chip-Montage von Laserdioden genutzt /56/. Bei beiden Verfahren ist der Verbrauch an Gold hoch, da Bedampfen und Sputtern nicht auf die Bumps beschränkt ist, sondern der ganze Wafer mit dem Lot versehen wird. Darüber hinaus lassen sich mit beiden Verfahren nur Bumps bestimmter Höhen abscheiden, da die Strukturierung in einem Lift-Off-Prozess erfolgt.

Ein weiteres Verfahren ist das galvanische Abscheiden von AuSn20 aus einer chemischen Lösung, die sowohl Au in Form von KAuCl₄ als auch Sn in Form von SnCl₂·H₂O enthält. Die Zusammensetzung des Lotes ist von verschiedenen Parametern wie Badzusammensetzung, Pulsdauer und Stromdichte abhängig /57/. Bei bestimmten Parametern können durch wiederholte Änderung der Stromdichte die Au₅Sn- und die AuSn-Phase schichtweise abwechselnd abgeschieden werden /58/. In einer weiteren Arbeit wird berichtet, dass das eutektische AuSn20-Lot auch auf mit Photolack strukturierten Substraten abgeschieden werden kann /59/. Dieser Prozess ist allerdings schwer kontrollierbar, da das Erreichen der gewünschten Zusammensetzung des abgeschiedenen Lots stark von der genauen Einhaltung der Prozessparameter abhängig ist.

Ein weiteres Verfahren zur Herstellung von Au/Sn-Bumps ist das Beloten von außenstromlos aufgebrachten Ni-Pads durch Eintauchen dieser in flüssiges AuSn20-Lot /60/, /61/. Dieses Verfahren hat den Vorteil, dass es weder zur Herstellung der UBM noch der Bumps aufwändiger Vakuumtechniken bedarf. Andererseits ist es nicht unproblematisch eine gleichmäßige Lotschichtdicke zu gewährleisten. Auch die erzielbare absolute Höhe der Bumps ist in Abhängigkeit vom Durchmesser beschränkt. So lassen sich bei 100 μ m Bumpdurchmesser Lotkappen von etwa 20 μ m Höhe erzeugen.

Ein anderes Verfahren nutzt das AuSn20-Lot in der Form von Kugeln. Diese werden mit einem Bestückungsgerät einzeln auf die Pads aufgebracht und mit einem Laserpuls aufgeschmolzen, so dass das Lot die Metallisierung benetzt. Dieses so genannte "Solder Ball Bumping"- Verfahren, dessen Prinzip in /62/ dargestellt ist, hat den Vorteil, dass es sehr flexibel ist und somit vor allem für kleinere Stückzahlen und für Prototypenfertigung geeignet ist. Das Verfahren ist bezüglich Anschlussraster und Bumpgrößen begrenzt. Die verwendeten Lotkugeln sind deutlich größer als 100 μ m im Durchmesser.

Von Itoh et al. /63/ ist ein Verfahren vorgestellt worden, das die Au/Sn-Bumps dadurch erzeugt, dass einzelne Plättchen bzw. Preforms zuerst aus einer Folie mit der eutektischen Zusammensetzung AuSn20 mit einem speziellen Gerät ausgestanzt, gleichzeitig mit dem zum Ausstanzen genutzten Stempel auf das Substrat gepresst und anschließend zu Bumps umgeschmolzen werden.

Mit dem schichtweise galvanischen Abscheiden von Au und Sn in zwei aufeinander folgenden Prozessschritten aus zwei verschiedenen Bädern können Bumps unterschiedlichster Geometrien auf Waferebene hergestellt werden. Wenn insgesamt Au im Überschuss abgeschieden wird, bildet sich in einem Umschmelzprozess immer eine Lotkappe aus dem Eutektikum AuSn20 aus /28/, /50/, /51/, /64/. Diese Methode, die Gegenstand der Untersuchungen dieser Arbeit ist und daher in Kapitel 3.4 eingehend beschrieben wird, hat mehrere Vorteile. So können verschieden Bumpgrößen und -formen hergestellt werden. Außerdem ist das Verfahren gegenüber Lift-Off-Techniken Material sparend, da nur in den Lacköffnungen abgeschieden wird.

3.3.2 Kompatible Metallisierungssysteme

Neben der Funktion, eine elektrische Kontaktierung des Bauteils zu ermöglichen, muss die zu AuSn20-Lot kompatible Metallisierung auf dem darunter liegenden Material Außerdem die haften. muss Metallisierung als Barriere beziehungsweise Diffusionssperrschicht dienen, das heißt, sie darf sich während des Lötens nicht vollständig im Lot lösen und darf nur geringe Diffusion einzelner Elemente durch sie hindurch zulassen. Weder während des Lötens noch im Betrieb soll die Metallisierung mit dem Lot vollständig – in der Regel unter Bildung intermetallischer Phasen – durchreagieren. Darüber hinaus muss die oberste Lage der Metallisierung vom Lot benetzbar sein.

Auf der Bauteilseite wird bei optoelektronischen Komponenten, die beispielsweise aus GaAs bestehen, oft ein Schichtsystem bestehend aus Ti/Pt/Au als Metallisierung angewendet. Diese ist geeignet zum Au-Drahtbonden und zum Löten. Das Titan übernimmt die Funktion des Haftvermittlers zum Halbleiter und dient beim Löten als Barriere, sobald sich das Pt im Lötprozess vollständig im Lot aufgelöst hat. Das Pt dient als Schutz- und Diffusionssperrschicht, indem es verhindert, dass Ti-Atome durch Diffusion durch das Pt hindurch an die Oberfläche gelangen und dort eine Oxidschicht bilden. Zwischen dem Ti und dem flüssigen Lot bildet sich die intermetallische Phase Au₄Ti, sofern sich vorher das Platin vollständig im Lot gelöst hat /65/. Wichtig ist, dass das Ti nicht oxidiert ist, da es sonst zur Entnetzung des Lotes kommen kann. Ist die Pt-Schicht ausreichend dick, wäre es denkbar, dass das Platin während des Lötens nicht vollständig aufgelöst wird und alleinig als Barriere dienen kann. So wird von Wada et al. /66/ berichtet, dass eine 300 nm dicke Pt-Schicht sich auch nach 30 min Auslagerung bei 350 °C nicht vollständig in die intermetallische PtSn-Phase umgewandelt hatte. Dabei ist zu beachten, dass die auf dem Pt abgeschiedene Schicht aus dem AuSn20-Lot ebenfalls nur 300 bis 400 nm dick war, so dass fraglich ist, ob das Lot während der gesamten Auslagerung im flüssigen Zustand war oder aber durch Konzentrationsverschiebung isotherm erstarrt ist. Die Ti/Pt/Au-Metallisierung wird in verschiedenen Variationen, wie z.B. auch in Schichtfolgen, in denen das Ti/Pt aus prozesstechnischen Gründen wiederholt vorkommt, angewendet. Entscheidend ist in jedem Fall, dass die dem Bauteil nächste Ti-Schicht während des Lötens nicht vollständig aufgelöst wird, um eine Reaktion zwischen dem Lot und dem Halbleitermaterial bzw. ein Entnetzen auf dem Substrat zu verhindern. Die einzelnen Schichten haben dabei in der Regel Dicken zwischen 10 nm und 200 nm. Viele Laserdioden, die vollflächig gelötet werden, sind mit einer Ti/Pt/Au-Metallisierung versehen.

Die beiden Metalle Wolfram und Chrom wurden in einer Arbeit von Katz et al. /67/ auf ihre Eignung als Metallisierung für AuSn20-Lot auf InP-Laserdioden getestet. Beide Metalle reagierten nicht mit dem AuSn20-Lot. Es wurden weder Interdiffusion noch Phasenbildung beobachtet. Es ergaben sich aber Hinweise darauf, dass das AuSn20-Lot auf beiden Metallisierungen entnetzt. Lee et al. /68/ haben reines Wolfram als alternative UBM zum Löten von Laserdioden aus InP mit AuSn20-Lot getestet mit dem Ergebnis, dass das Au/Sn-Lot auf dem Wolfram entnetzte. Wolfram wird aus diesem Grund nicht als Benetzungsschicht eingesetzt. An der Anwendung von Chrom für Laserdioden wird noch geforscht. Chrom besitzt ausgezeichnete Sperrwirkung und es eignet sich hervorragend als Haftvermittler. Benetzbar ist Chrom, das auch bei niedrigen Sauerstoffpartialdrücken oxidiert, nur dann, wenn in einem direkt nach dem Aufbringen von Cr Vakuumprozess eine benetzbare Oxidationsschutzschicht, die in den Arbeiten von Liu et al. und Kim et al. aus Gold besteht, abgeschieden wird /69/, /70/. Oxidierte Chromschichten können, da sie nicht benetzbar sind, als Lötstopp eingesetzt werden. Da Cr durch das Au hindurch diffundiert, kann Cr an die Au-Oberfläche treten und dort Cr-Oxid bilden, weshalb hier die Erprobung von Alternativen wie Platin vorzuschlagen wäre.

In den bereits o.g. Arbeiten von Pittroff et al. /54/, /55/ wurde für die mittels Bedampfens hergestellten Au/Sn-Bumps eine UBM aus mittels Sputtern abgeschiedenem $WSi_{0,4}N_{0,2}$ und aufgedampftem Ni verwendet, um Laserdioden aus InP/InGaAsP durch Löten in Flip-Chip-Technik mit Si-Substraten mit derselben und mit einer TiPtAu-Metallisierung zu verbinden. Das $WSi_{0,4}N_{0,2}$ diente dabei als Haftund Barriereschicht und das 100 nm dicke Ni als Benetzungsschicht, die sich während des Umschmelzens vollständig im Au/Sn-Lot löst. Eine Adhäsion zwischen dem Lot und der $WSi_{0,4}N_{0,2}$ -Schicht wird hier von den Autoren mit der Bildung von Nickelsiliziden begründet. Als lötbare Metallisierung für AuSn20-Lot finden auch dicke Nickelschichten Anwendung. Nickel lässt sich sowohl galvanisch als auch außenstromlos als Ni/P abscheiden und eignet sich deshalb vor allem als Pad-Metallisierung auf den Siliziumsubstraten. Ein isothermer Schnitt des ternären Au-Sn-Ni-Systems bei Raumtemperatur ist von Anhöck et al. in /71/ und in /72/ veröffentlicht worden. Die intermetallischen Phasen Ni₃Sn₄ und Ni₃Sn₂ lösen etwa 18 bzw. 30 at.-% Au, wobei das Au den Platz des Ni einnimmt. Die AuSn-Phase löst etwa 25 at.-% Ni. Hier ersetzen die Ni-Atome das Au. Die Au₅Sn-Phase hat eine Löslichkeit von etwa 5 at.-% Ni. In einer Dissertation von Tsai /73/ ist beschrieben, dass der Diffusionsweg in diesem System, wenn AuSn20-Lot auf Nickel abgeschieden wurde, bei Auslagerung bei 240 °C über die Phasen Ni₃Sn₂, bzw. (Au, Ni)₃Sn₂, AuSn bzw. (Au, Ni)Sn und Au₅Sn verläuft.

In einer Arbeit von Song et al. /74/ sind AuSn20-Lotdepots auf außenstromlos abgeschiedenem Ni(P) mit 0,1 µm dicker Au-Schicht darüber und im Vergleich dazu auf Cu umgeschmolzen worden. Zum einen war das auf Ni umgeschmolzene Lot-Gefüge sehr stark vergröbert ausgebildet im Vergleich zu dem auf Cu umgeschmolzenen. Zum zweiten reagierte das Lot unter Bildung der (Au, Ni)₃Sn₂-Phase mit dem Ni, wobei sich auf der Lot-Seite daran die (Au, Ni)Sn-Phase anschloss. Nach einem Jahr Auslagerung bei 200 °C haben sich die intermetallischen Phasen (Au, Ni)₃Sn₂ und (Au, Ni)Sn als zwei relativ gleichmäßig etwa 3 µm beziehungsweise 4 µm dicke Schichten zwischen dem Cu und der auf der anderen Seite angrenzenden Au₅Sn-Phase ausgebildet. An den nicht ausgelagerten Proben ist auffällig, dass sich in dem auf Ni umgeschmolzenen Lot große Au₅Sn-Dendriten finden. Zwar wird diese Tatsache dadurch erklärt, dass durch die auf dem Ni abgeschiedene Au-Schicht ein Au-Überschuss entsteht. Da die Au-Schicht jedoch nur 0,1 µm dick war, liegt die Vermutung nahe, dass sich der Au-Überschuss dadurch erklärt, dass in der AuSn-Phase das Au teilweise durch Ni ersetzt wird. Somit wird Au₅Sn aufgrund des zusätzlich frei werdenden Goldes im Überschuss gebildet.

Das Au-Sn-Cu-System wurde ausführlich von Zakel /75/ in ihrer Dissertation beschrieben. In diesem ternären System zeigt sich, dass die Au₅Sn-Phase bis zu etwa 18 at.-% Cu und die AuSn-Phase etwa 6 at.-% Cu lösen, wobei das Cu in beiden Fällen das Au substituiert. Durch die Reaktion des Lotes mit dem Cu kann es also zu einer deutlichen Änderung der Phasenanteile im Gefüge kommen. Bei der Verwendung von Kupfer in Verbindung mit AuSn20-Lot muss außerdem darauf geachtet werden, dass es bei Temperaturlagerung zur Bildung von Kirkendall-Poren kommen kann. Wenn sich das Lot jedoch komplett in die $Au_5Sn(Cu)$ -Phase umgewandelt hat, kann die Bildung von Kirkendall-Poren vermieden werden.

Außerdem kann dickes Gold als Metallisierung dienen. Da sich Gold sehr schnell im flüssigen AuSn20-Lot löst, muss es mindestens so dick sein, dass es nicht vollständig im Lot gelöst wird, da ansonsten unter dem Au wiederum ein Metall mit Barrierewirkung vorhanden sein müsste. Zwischen dem Au und dem AuSn20-Lot bildet sich in jedem Fall eine Schicht aus der Au₅Sn-Phase. Bei kleinem Lotvolumen kann sich auch das gesamte Lot in die Au₅Sn-Phase umwandeln, was gleichbedeutend mit einer isothermen Erstarrung ist.

Auch Dickschichtmetallisierungen, die auf LTCC eingesetzt werden, eignen sich zum Löten mit AuSn20-Lot. Es ist von Kallmayer et al. /76/ und Kloeser et al. /77/ gezeigt worden, dass AuSn20-Lot auch kompatibel zu Dickschichtmetallisierungen aus Pd/Ag- oder Au-Paste ist.

Nicht zuletzt sei bemerkt, dass man auf kommerziell erhältlichen Wärmespreizern aus beispielsweise einer CuW-Legierung Kombinationen aus geeigneten Metallen, wie Ni und Pt findet, auf denen das AuSn20 in Dünnschichttechnik aufgebracht ist. Es ist naheliegend, dass die dünne Pt-Schicht, die sich zwischen dem AuSn20-Lot und dem Ni befindet, die direkte Reaktion des Lotes mit dem Ni verhindern bzw. verzögern soll.

Aus den verschiedenen diskutierten Metallisierungen sind dickes Gold, dickes Nickel und Ti/Pt/Au als diejenigen hervorzuheben, mit denen in Verbindung mit Au/Sn-Lot gearbeitet werden kann. Ti/Pt/Au eignet sich besonders für sehr dünne Lotschichten. Bei Verwendung von auf Wolfram basierenden Metallisierungen muss darauf geachtet werden, dass das Lot nicht mit dieser in Kontakt kommt, da zu erwarten ist, dass es dann zur Entnetzung kommt. Bei Chrom ist nicht völlig klar, ob es vom Lot benetzbar ist oder nicht. Voraussetzung ist in jedem Fall, dass kein Chromoxid vorliegt, das Cr also durch eine Schutzschicht vom Sauerstoff geschützt ist. Im Gegensatz zu W, für das Au keine oder kaum Löslichkeit im festen Zustand besitzt, hat Au für Cr eine Löslichkeit von mehreren Gewichtsprozenten. Dies ist ein Indiz dafür, dass Cr als Metallisierung für Au/Sn-Lot geeignet sein könnte.

3.3.3 Lötatmosphären für AuSn20-Lot und Schutz vor Oxidation

Bei Verwendung von AuSn20-Lot kann auf flüssiges Flussmittel verzichtet werden. Oft wird in N_2 -Atmosphäre oder Formiergas, das aus Stickstoff und zwischen 5 und 20% Wasserstoff besteht, gelötet. Für die Montage von Laserbarren ist es üblich, erhitztes Formiergas zu verwenden, das während des Lötens die zu verbindenden Komponenten umspült /8/. Reiner Wasserstoff eignet sich besser als Lötatmosphäre /78/. Tan et al. /79/ berichten, dass zum Löten auch Ameisensäure (HCOOH) als reduzierendes Mittel verwendet wird, das im gasförmigen Zustand in Stickstoff als Trägergas appliziert wird. Von Lin und Lee /80/ wird beschrieben, dass die Ameisensäure in einer zweistufigen Reaktion bestimmte Metalloxide reduziert, wobei Temperaturen größer 150 °C für die erste und mehr als 200 °C für die zweite Teilreaktion herrschen müssen. In der ersten Reaktion bildet sich zunächst eine metallorganische Verbindung, die in der zweiten Reaktion zerfällt, wobei neben dem reinen Metall CO2, H2 und Wasser entstehen können. Von Gercher und Cox /81/ wurden mit Zinnoxid (SnO₂) Untersuchungen durchgeführt. Dabei wurde die SnO₂-Oberfläche HCOOH ausgesetzt, die Ameisensäure an der Oberfläche adsorbierte. Anschließend wurde die Desorption der Reaktionsprodukte temperaturabhängig mittels Massenspektrometer bestimmt. Neben kleineren Mengen an H₂CO wurden als Hauptreaktionsprodukte CO₂, CO und H₂O ab Temperaturen oberhalb von etwa 200 °C festgestellt. Daraus lässt sich schließen, dass eine reduzierende Wirkung der Ameisensäure erst ab 200 °C zu erwarten ist.

Lee et al. berichten, dass auf in Vakuumprozessen hergestellten Lotschichten aus mehreren Lagen Gold und Zinn Schutz vor Oxidation dadurch erzielt werden kann, dass zuletzt eine Goldschicht aufgebracht wird /82/. Da jedoch das als zuletzt aufgebrachte Gold auch schon bei Raumtemperatur in das darunter liegende Zinn diffundiert bzw. Phasenwachstum stattfindet, muss davon ausgegangen werden, dass bei einer Goldschichtdicke von 1 µm nach etwa einer Woche Lagerung an RT an der Oberfläche nicht reines Gold, sondern eine intermetallische Phase vorliegt, wenn bei der Abschätzung der von Buene et al. /42/ bestimmte Wert der Wachstumskonstante $k = 9 \times 10^{-15} \text{ cm}^2 \text{s}^{-1}$ für das Wachstum der AuSn-Phase zugrunde gelegt wird. Wie im folgenden Absatz erläutert wird, ist es nahe liegend, dass die Oberflächen der intermetallischen Au/Sn-Phasen mit Zinnoxid belegt sind, durch einen Au-Abschluss Oxidation also nicht unbedingt vermieden werden kann.

Durch Umschmelzen von Lotschichtsystemen in reduzierender Atmosphäre kann das ursprüngliche Zinnoxid auch bei oben liegenden Zinnschichten entfernt werden. Nach dem Umschmelzen von eutektischen Zusammensetzungen liegen dann die Phasen AuSn und Au₅Sn nebeneinander im eutektischen Gefüge vor, die zinnreicheren Phasen sind nicht mehr anzutreffen. Da sich in Auger-Messungen aber selbst auf der Oberfläche von Au₅Sn eine Zinn-Segregation nachweisen ließ, liegt der Schluss nahe, dass sich auch auf goldreicheren intermetallischen Phasen Zinnoxid bildet /83/. Bei der AuSn-Phase wurde keine Zinnsegregation festgestellt. Der Unterschied wird dadurch erklärt, dass die AuSn-Phase eine stärkere Ordnung aufweist als die Au₅Sn-Phase und somit eine Zinnsegregation aus energetischen Gründen ungünstig ist.

Zusammenfassend kann festgehalten werden, dass für das Fügen von optoelektronischen Komponenten durch Löten unter Verwendung von AuSn20-Lot optimaler Weise gasförmige Ameisensäure angewendet werden sollte, da somit die Zinnoxide, die sich nachweislich auf Au/Sn-Lot bilden, reduziert werden können ohne dabei Rückstände von Flussmitteln auf den optischen Flächen zu hinterlassen.

3.4 Galvanische Au/Sn-Bumps

Das galvanische Abscheiden von Au/Sn-Lot hat zum einen den Vorteil, dass im Gegensatz zur Sputterabscheidung ohne Lift-Off-Technik strukturiert abgeschieden und damit Material gespart wird. Die Genauigkeit, mit der die Schichtdicken bzw. Bumphöhen über einem Wafer galvanisch abgeschieden werden können, liegt bei Au/Sn in der Größenordnung 4% der Schichtdicke. Die einfachste Variante Gold-Zinn-Bumps herzustellen besteht darin, Gold und Zinn in zwei aufeinander folgenden Prozessschritten schichtweise galvanisch abzuscheiden. Das eutektische Lot der Zusammensetzung AuSn20 bildet sich erst dann, wenn der Bump auf die Schmelztemperatur des goldreichen Eutektikums von 280 °C geheizt wird.

Durch Wahl der Schichtdicken von Au und Sn lassen sich verschiedene Bumpformen und Zusammensetzungen der Bumps bzw. der Lötkontakte einstellen. Ist die Gesamtzusammensetzung der Au/Sn-Bumps goldreicher als das Eutektikum AuSn20, bleibt ein Teil des Goldes während des Umschmelzens als Schicht bzw. Sockel unterhalb des Eutektikums erhalten. Das Gold übernimmt in diesem Fall also selbst zwei Funktionen der UBM: Sie dient als benetzbare und als Barriere-Schicht. Die Höhe der sich bildenden sphärischen Lotkappe, die auf dem Bump ausgebildet wird und die durch eine Schicht aus der intermetallischen Phase Au₅Sn vom verbleibenden Au getrennt ist, ist abhängig von der abgeschiedenen Zinnschichtdicke und vom Bumpdurchmesser. Um einen Goldsockel zu erhalten, muss die ursprüngliche Goldschicht dicker sein, als für das Ausbilden der eutektischen Kappe und der Au₅Sn-Schicht benötigt wird. Um das Eutektikum zu bilden, werden Volumina von Gold und Zinn im Verhältnis 1,5 zu 1 benötigt. Zahlreiche Arbeiten zu solchen galvanischen Au/Sn-Bumps mit Goldsockel sind bereits veröffentlicht worden /28/, /50/, /51/, /64/.

Stellt man die Schichtdicken so ein, dass die Gesamtzusammensetzung der Bumps dem Eutektikum entspricht, so schmelzen die Bumps beim Umschmelzen bzw. Löten vollständig auf, sobald eine Temperatur von 280 °C erreicht wird. In Abbildung 3 sind schematische Darstellungen von Au/Sn-Bumps nach der Abscheidung und nach dem Umschmelzen mit überschüssigem Gold links und ein vollständig schmelzender Au/Sn-Bump rechts dargestellt.



Nach dem Umschmelzen

Abbildung 3: Vergleichende Darstellung von Au/Sn-Bumps, die nach dem Umschmelzen ($T_{max} > 280$ °C) einen Au-Sockel behalten (links), und von im Umschmelzprozess vollständig schmelzenden Bumps (rechts)

Während bei Bumps mit Goldsockel die UBM nicht notwendigerweise benetzbar sein muss, ist dies bei vollständig schmelzenden Bumps zwingend erforderlich. Links dargestellt ist eine nicht benetzbare Metallisierung aus TiWN, rechts dargestellt eine benetzbare Metallisierung, die über der TiWN-Schicht mit einer Schichtfolge aus Ti, Pt und Au anschließt. Bei beiden Bumpformen besteht der Herstellungsprozess des Au/Sn-Lotes aus der galvanischen Abscheidung und einem Umschmelzprozess. Letzterer erfolgt in manchen Fällen zusammen mit dem Löten in einem Prozessschritt. Im Folgenden wird der Stand der Technik für die Herstellung galvanischer Au/Sn-Bumps mit Goldsockel auf einer Sputterschicht aus TiWN und Au beschrieben.

Vor der galvanischen Abscheidung wird zunächst eine Metallisierung aufgetragen, die als Haftvermittler, Diffusions-Sperrschicht und Startschicht für die Galvanik dient. Bei Au/Sn-Bumps mit Goldüberschuss ist es Stand der Technik, eine zwischen 100 und 230 nm dicke TiWN-Schicht als Haftvermittler und als Diffusions-Sperrschicht aus einem TiW-Target (10 wt.-% Ti) durch Sputtern aufzutragen. Die Sperrwirkung der Schicht wird durch die Konzentration an Stickstoff im Plasma eingestellt. Der elektrische Widerstand der Schicht liegt bei Pads einer Größe von (100 × 100) μ m²
unter 1 m Ω . Der Vorteil der TiWN-Schicht ist, dass sie sich gut selektiv ätzen und damit gut strukturieren lässt. Anschließend wird aus einem Au-Target eine 200 nm dicke Au-Schicht als Startschicht für das galvanische Abscheiden gesputtert. Nach Beschichtung mit Photolack und Lithografie werden Au und Sn nacheinander galvanisch abgeschieden. Danach wird der Lack entfernt, bevor die Plating-Base selektiv, d.h. zunächst das Au und danach das TiWN durch Ätzen entfernt wird. Der galvanische Prozess zur Herstellung von Au/Sn-Bumps ist von Dietrich et al. in /84/ und /85/ beschrieben worden.

Werden als Metallisierung Sputterschichten aus TiWN und Au verwendet, muss ein Teil des Goldes als Sockel unter dem eigentlichen Lot übrig bleiben. Käme das Lot mit dem TiWN in Kontakt, würde das zur Entnetzung des Lots auf dieser Metallisierung führen. Dies liegt daran, dass die TiWN-Schicht keine benetzbare Grundlage für Au/Sn-Lot darstellt, da sich auf Wolfram basierende Schichten nicht als UBM eignen wie in Kapitel 3.3.2 beschrieben. Ein entscheidender Vorteil der TiWN-Schicht liegt neben ihrer ausgezeichneten Sperrwirkung darin, dass man sie selektiv ätzen kann. Dass es bei Kontakt des Lotes mit dem TiWN zur Entnetzung kommt, kann nur durch die Anwendung zusätzlicher Schichten aus beispielsweise dickem Au oder dickem Ni verhindert werden.

Der galvanischen Abscheidung, nach der die Bumps aus einer dicken Au-Schicht und einer dünneren Sn-Schicht darüber bestehen, folgt das Umschmelzen, währenddessen das erwünschte Lot mit der eutektischen Zusammensetzung AuSn20 entsteht. Dieses bildet sich bei Bumps mit Goldüberschuss in Form eines Kugelsegments auf dem Gold aus, sobald der Bump die Schmelztemperatur des goldreichen Eutektikums von 280 °C erreicht hat. Diese Lot-Kappe ist vom verbliebenen Au-Sockel durch eine Schicht, die aus der intermetallischen Phase Au₅Sn besteht, getrennt. Das Umschmelzen ist entweder Bestandteil der Bumpherstellung oder erfolgt erst während des Lötens.

In einem patentierten Verfahren /86/ wird das Umschmelzen so durchgeführt, dass der Wafer mit den galvanisch abgeschiedenen Bumps in ein Glycerin-Bad getaucht und das Bad erhitzt wird, bis die Bumps bei 280 °C schmelzen, wodurch das Lot vor Oxidation geschützt wird.

3.5 Modellhafte Betrachtungen des Umschmelzprozesses von galvanischen Au/Sn-Bumps mit Goldüberschuss

Umgeschmolzene Au/Sn-Bumps bestehen bei Goldüberschuss aus einem Goldsockel mit einer Kappe des goldreichen Eutektikums AuSn20 darüber sowie einer Schicht aus der intermetallischen Phase Au₅Sn dazwischen, wie es in Abbildung 3 schematisch dargestellt ist. Die Au₅Sn-Phase bildet während des Umschmelzens eine Schicht aus, die schon während des Umschmelzens als Diffusionsbarriere dient und verhindert, dass das flüssige Lot sofort vollständig mit dem überschüssigen Gold reagiert. Es ist in /51/ gezeigt worden, dass diese Au₅Sn-Phase, auch wenn sie mit flüssigem Lot in Kontakt ist, dem parabolischen Wachstumsgesetz folgend, also durch Diffusion gesteuert, wächst. Nach der Erstarrung erscheint diese Schicht jedoch nicht in planarer Form, sondern zeigt Ansätze von Dendritenwachstum. Diese Dendriten sind Primärkristalle, die sich während der Erstarrung bilden und die immer ausgehend von der Au₅Sn-Schicht wachsen. Die Größe der Dendriten ist abhängig von der chemischen Zusammensetzung der Schmelze. Je weiter der Schmelzpunkt des Eutektikums von 280 °C beim Umschmelzen überschritten wird, desto mehr Gold wird in der Schmelze gelöst und desto größer werden die sich bildenden Dendriten bei der Erstarrung. Für den Umschmelzprozess heißt das, dass die Regelung der Temperatur direkten Einfluss auf die Dendritengröße hat. Durch den Einsatz von Glycerin, das einen Siedepunkt von 290 °C hat, können ein Überhitzen und damit das Lösen von zu viel Au im Lot und somit zu große Dendriten vermieden werden.

In /51/ ist beschrieben worden, dass ein sehr schnelles Aufheizen während des Umschmelzprozesses ein ungleichmäßiges Auflösen des Goldes zur Folge hat. Dies wurde damit begründet, dass zu schnelles Aufheizen zum partiellen Abheben der Bump-Kappe vom Au-Sockel führt, genau an der Grenzfläche, an der sich die Kirkendall-Poren gebildet hatten. Bei langsamerem Aufheizen ließen sich die Bumps mit einem Durchmesser von 100 µm und einer abgeschiedenen Sn-Schichtdicke von 5 und 6 µm jedoch so umschmelzen, dass sich das Gold nicht ungleichmäßig auflöste. Die Bumps bestanden nach dem Umschmelzen aus einer in ihrer Dicke über den gesamten Bumpdurchmesser homogenen Au-Schicht, einer Schicht der intermetallischen Phase Au₅Sn mit einer Dicke von etwa 5 µm darüber sowie einer Kappe in Form eines Kugelsegments bestehend aus dem eutektischen Gefüge der Zusammensetzung AuSn20.

Sowohl die Tatsache, dass sich zwischen dem überschüssigen Gold und dem Eutektikum die Au₅Sn-Phase ausbildet, als auch die Beobachtung, dass das

überschüssige Gold sich ungleichmäßig auflösen kann, lassen fundamentale Überlegungen zum Umschmelzen von Au/Sn-Bumps als notwendig erscheinen.

3.5.1 Umschmelzen von großvolumigen Au/Sn-Bumps

Bei großvolumigen Au/Sn-Bumps, das heißt bei Bumps von großem Durchmesser (> 100 μ m) und gleichzeitig dicker Zinnschichten (> 10 μ m), ist davon auszugehen, dass während des Umschmelzens, sofern die Bumps nicht vorbehandelt werden, bei Erreichen des Sn-reichen Eutektikums von 217 °C dieses schmilzt und sich eine flüssige Kappe auf der Bumpoberseite bildet, dargestellt schematisch in Abbildung 5 b als Stadium 2. Zur besseren Veranschaulichung der Reaktionen zwischen den Stadien ist das Au/Sn-Phasendiagramm nochmals in Abbildung 4 dargstellt.



Abbildung 4: Gold-Zinn-Phasendiagramm mit Kennzeichnung der verschiedenen Stadien aus dem Modell in Abbildung 5.

Nimmt man diese Tatsache als gegeben an, so kann die im Folgenden erläuterte und in Abbildung 5 schematisch dargestellt Erklärung für das ungleichmäßige Auflösen des Goldes abgeleitet werden /87/. Diese Erklärung geht weiterhin davon aus, dass kurz vor Erreichen der Schmelztemperatur des goldreichen Eutektikums von 280 °C immer noch eine zinnreiche flüssige Phase über dem Goldsockel des Bumps vorhanden ist, nachdem sich die AuSn₄-Phase bei 252 °C peritektisch in flüssige Sn-reiche Phase und AuSn₂ umgewandelt hat.







c) Stadium 3, 252 °C bis 279 °C



e) Stadium 5, 280 °C

f) Stadium 6, über 280 °C und erstarrt

Abbildung 5: Modell zur Entstehung der V-Form im Goldsockel durch ungleichmäßiges Auflösen des Goldes in schematischer Darstellung

Das Gold und diese flüssige Phase sind noch getrennt durch Schichten der intermetallischen Phasen $AuSn_2$, AuSn und Au_5Sn (Abbildung 5c). Sobald der Bump die eutektische Temperatur von 280 °C erreicht hat, bildet sich aus Au_5Sn und AuSn das goldreiche flüssige Eutektikum mit der Zusammensetzung AuSn20. Im Folgenden



b) Stadium 2, 217 °C bis 252 °C







werden die intermetallischen Phasen über dem goldreichen flüssigen Eutektikum solange konsumiert, bis sie vollständig aufgelöst sind und die beiden flüssigen Phasen miteinander in Kontakt kommen (Abbildung 5d) und miteinander reagieren, um den Konzentrationsunterschied auszugleichen. Da die Temperatur 280 °C beträgt, ist die entstehende flüssige Phase bestrebt, die Konzentration des goldreichen Eutektikums von 80 wt.-% Au und 20 wt.-% Sn anzunehmen. Da allerdings die zweite flüssige Phase sehr zinnreich ist, wird für die Entstehung des goldreichen Eutektikums ein entsprechend großer Teil an Au gebraucht, wodurch der Goldsockel gezwungen ist, sich aufzulösen. Diese Auflösung ist dort am schnellsten, wo die beiden flüssigen Phasen zuerst miteinander in Kontakt gekommen sind, und das ist in dem skizzierten Fall im Zentrum des Bumps. Dies kann aber auch an anderer Stelle, beispielsweise am Rand der Bumps erfolgen.

Es ist anzunehmen, dass in diesem Fall das Gold im Innern des Bumps wesentlich schneller aufgelöst wird als am Rand, wodurch der Goldsockel eine typische V-Form bekommt. Zunächst bleiben Reste aus den intermetallischen Phasen, die anfangs die beiden Flüssigkeiten voneinander getrennt haben, eingeschlossen im Eutektikum erhalten (Abbildung 5e). Nach wenigen Sekunden des Verweilens im flüssigen Zustand bzw. weiterem Aufheizen lösen sich die Phasen jedoch in der flüssigen Phase mit der goldreichen eutektischen Zusammensetzung vollständig auf und es verbleibt ein Bump bestehend aus einem Goldsockel mit der typischen V-Form, einer Schicht aus der intermetallischen Phase Au₅Sn, die beim Abkühlen unter 280 °C dendritisch erstarrt, und einer Kappe mit eutektischem Gefüge darüber (Abbildung 5f).

Um das ungleichmäßige Auflösen des Goldes zu verhindern, müsste folglich die Koexistenz zweier flüssiger Phasen bei maximaler Umschmelztemperatur verhindert werden. Prozesstechnisch gibt es zwei mögliche Wege zu verhindern, dass eine zinnreiche flüssige Phase bei 280 °C vorhanden ist. Ein Weg ist es, die Bumps vor dem Umschmelzen bei erhöhter Temperatur gezielt so auszulagern, dass sich das Zinn vor der Durchführung des Umschmelzprozesses vollständig in intermetallische Phasen umgewandelt hat, die bis zum Erreichen des Schmelzpunktes des goldreichen Eutektikums im festen Zustand verbleiben.

Eine andere Möglichkeit besteht darin, die Aufheizgeschwindigkeit während des Umschmelzens so weit zu verringern, dass sich die zinnreiche Schmelze, die sich bei Erreichen des zinnreichen Eutektikums bildet, vor Erreichen des Au-reichen Eutektikums durch die durch Diffusion wachsenden intermetallischen Phasen vollständig aufgebraucht hat. Das heißt durch die Prozessführung des Umschmelzvorganges muss sichergestellt werden, dass bei Erreichen von 280 °C keine zinnreiche flüssige Phase mehr vorhanden ist. In der oben zitierten Arbeit von Kallmayer et al. /51/ ist zwar der Weg der Verringerung der Aufheizgeschwindigkeit beschritten worden, mit dem Ergebnis, dass die Bumps nicht mehr ungleichmäßig aufgeschmolzen sind. Die Erklärung dafür ist aber eine andere, nämlich dass durch langsameres Aufheizen das Abplatzen der Zinnkappe verhindert wurde.

3.5.2 Umschmelzen miniaturisierter Au/Sn-Bumps

Besonders bei sehr kleinen Bumps von unter 50 µm im Durchmesser muss berücksichtigt werden, dass das aufschmelzende Lotvolumen nicht beliebig groß gewählt werden kann, ohne eine seitliche Benetzung des Goldsockels zu erhalten /88/. Ist nämlich die Zinnschichtdicke so eingestellt, dass die im Umschmelzprozess entstehende eutektische Lotkappe höher wäre als die Hälfte des Bumpdurchmessers, verbleibt das Lot nicht auf dem Goldsockel, sondern benetzt das Gold seitlich und läuft herunter. In Abbildung 6 ist schematisch die Erklärung gegeben, warum es diese Grenze gibt. Das Lot stoppt bei einer Kappenhöhe kleiner als der halbe Bumpdurchmesser an der Kante des Bumps und benetzt den Bump nicht seitlich. Der Anteil der Grenzflächenspannungen zwischen der gasförmigen Umgebung und der Au₅Sn-Phase $\gamma_{Gas/Au5Sn}$, welcher der Summe aus $\gamma_{AuSn20flüssig/Au5Sn}$ und dem Term $\cos \Theta' \cdot \gamma_{AuSn20flüssig/Gas}$ entgegenwirkt, ist klein, da die Au₅Sn-Oberfläche hier im rechten Winkel abknickt. Die flüssige Lotkappe verbleibt auf dem Sockel, solange der Winkel Θ' den Wert von 90° nicht überschreitet. Ab diesem rechten Winkel kippt das Gleichgewicht gleichsam um 90° und es gilt die Gleichung 3 für das Gleichgewicht der Grenzflächenspannungen.

$$\gamma_{AuSn20_{flüssig}/Au_5Sn} + \gamma_{AuSn20_{flüssig}/Gas} \cdot \cos\Theta = \gamma_{Gas/Au_5Sn}$$
(3)

Der Goldsockel bzw. zunächst die Au₅Sn-Phase wird vom AuSn20-Lot gut benetzt und der Benetzungswinkel Θ nimmt demzufolge einen kleinen Wert an.



Abbildung 6: Schematische Darstellung zur Erklärung des Effekts, dass Lot-Kappen höher als der halbe Bumpdurchmesser den Au-Sockel seitlich benetzen

Benetzt das Lot den Goldsockkel seitlich, dann gibt es zwei mögliche Fälle, die in Abbildung 7 schematisch dargestellt sind. Im ersten Fall bildet sich ein halbkreisförmiger Kranz aus Eutektikum und Au₅Sn-Phase um den Goldsockel herum, dargestellt in Abbildung 7 oben rechts. Die Lotschichtdicke nimmt durch das Herunterlaufen ab und die Bumps werden, weil sich das seitliche Benetzen nur schwer kontrollieren lässt, nicht nur ungleichmäßig hoch, sondern auch die Dicke des Lotschichtkranzes kann von Bump zu Bump variieren. Es kann auch passieren, dass nur eine Seite des Goldsockels benetzt wird /50/. Im anschließenden Flip-Chip-Löten kann es wegen der ungleichmäßigen Lotschichtdicken und Bumphöhen zu schlechter Ausbeute kommen.



Abbildung 7: Umschmelzen von miniaturisierten galvanischen Au/Sn-Bumps mit Lotschichtkappen, die höher als der halbe Bumpdurchmesser sind

Bei ungünstigem Aspektverhältnis von Bumphöhe zu Bumpdurchmesser kann es passieren, dass sich das gesamte Lot durch die Reaktion mit dem Gold in die intermetallische Au₅Sn-Phase umwandelt, die bis jenseits von 500 °C im festen Zustand verbleibt. Dies ist in Abbildung 7 rechts unten dargestellt. Hier ist folglich kein Flip-Chip-Löten mehr möglich; die Bumps sind somit gänzlich unbrauchbar geworden. Eine geometrische Randbedingung bei der Konzipierung von galvanischen Au/Sn-Bumps ist es also, dass die einstellbare Kappenhöhe die Hälfte des Bumpdurchmessers nicht überschreiten darf, möchte man verhindern, dass das Lot den Goldsockel seitlich benetzt. Folglich sinkt die erzielbare Lotkappenhöhe mit abnehmendem Bumpdurchmesser. Da sich außerdem die Schichtdicke der Au₅Sn-Phase auch bei kleinem Lotvolumen mindestens zu 2 µm, in der Regel aber zu 4-6 µm ergibt, nimmt mit kleiner werdendem Bumpdurchmesser der Einfluss der Au₅Sn-Phase zu, wie es in Abbildung 8 dargestellt ist.



Abbildung 8: Geometrische Randbedingungen bei der Konzipierung von mniaturisierten galvanischen Au/Sn-Bumps mit Goldsockel

Mit der Wachstumskonstante der Au₅Sn-Phase, die von Kallmayer et al. /51/ für eine Temperatur von 290 °C ermittelt wurde, ergibt sich bei einer Haltezeit von 30 s eine Schichtdicke von 1,6 µm. Die Dicke der Au₅Sn-Schicht liegt jedoch aufgrund der sich bildenden Dendriten bei etwa 5 µm bei Bumps von 100 µm im Durchmesser. Für einen Bump mit einem Durchmesser von beispielsweise D = 80 µm beträgt die maximal erzielbare Kappenhöhe D/2 = 40 µm. Subtrahiert man davon 5 µm für die Dicke der sich bildenden Au₅Sn-Schicht, bleiben noch 35 µm Lotkappenhöhe übrig. Bei einem Bumpdurchmesser von 40 µm blieben nach dieser Überlegung dann nur noch 15 µm Kappenhöhe und für einen Bump von 20 µm Durchmesser gerade noch 5 µm Kappenhöhe übrig. Kleine umgeschmolzene Au/Sn-Bumps mit nur wenig wieder aufschmelzendem Volumen lassen also während des Lötens nur einen geringen Kollaps zu. Unter Kollaps versteht man den Effekt, dass sich der Abstand zwischen Chip und Substrat während der Flip-Chip-Kontaktierung dadurch verringert, dass die Bumps schmelzen und die Pads auf der Gegenseite benetzen. Die damit verbundene Änderung der Form der Bumps von rund zu eher rechteckig geht mit einer Verringerung des Abstands zwischen Chip und Substrat einher. Ist ein Kollaps nicht möglich, in diesem Fall dadurch, dass die im Wesentlichen im festen Zustand verbleibenden Bumps als Abstandshalter dienen, können minimale Höhenunterschiede in den Bumps und Unebenheiten auf dem Substrat bzw. den Substratpads dazu führen, dass einige Bumps während des Lötens keinen Kontakt zu ihren entsprechenden Substratpads eingehen können.

Ein Lösungsansatz, Bumps kleiner Durchmesser dennoch löten zu können, besteht in der Verwendung nicht umgeschmolzener Au/Sn-Bumps. Das Lot bildet sich dann erst während des Lötprozesses und kann direkt mit der Pad-Metallisierung des Substrats reagieren. Dies hat zum einen den Vorteil, dass nicht umgeschmolzene Bumps beim Platzieren niedriger sind als umgeschmolzene, das heißt der Abstand zwischen Chip und Substrat ist nach dem Platzieren nur geringfügig größer als nach dem Löten. Eine Annäherung des Chips an das Substrat durch Kollaps der Bumps ist somit nicht mehr nötig. Dies bedeutet auch, dass Probleme, die durch einen nicht vollzogenen Kollaps bei umgeschmolzenen Bumps auftreten, umgangen werden. Zum anderen kann durch die Verwendung von nicht umgeschmolzenen Bumps davon ausgegangen werden, dass das sich beim Flip-Chip-Löten bildende Lot, da es sich beim Aufschmelzen direkt in Kontakt mit dem Pad befindet, eher mit dem Pad reagiert, als seitlich dem Bump herunter zu laufen. Zu beachten ist allerdings, dass die Passivierungsöffnung der Substratpads so ausgelegt ist, dass die nicht umgeschmolzenen Bumps in ihr Platz finden.

Ein zweiter Ansatz ist es, anstelle von Bumps mit Goldüberschuss vollständig schmelzende Bumps zu verwenden. Zwei Randbedingungen, welche die UBM betreffen, müssen dann jedoch erfüllt sein. Zum einen muss die UBM vom Lot benetzbar sein, so dass nicht mit TiWN gearbeitet werden kann. Zum anderen darf aber die UBM auch nur moderat mit dem AuSn20-Lot reagieren, damit nicht die isotherme Erstarrung durch Bildung der Au₅Sn-Phase durch die Bildung einer anderen intermetallischen Phase ersetzt wird.

3.6 Grundlegende Überlegungen zur Selbstjustage

Aus den oben formulierten Anforderungen ergibt sich nicht nur die Auswahl von AuSn20 als geeignetes Verbindungs-Material, sondern auch die Notwendigkeit die Selbstjustage als einen Mechanismus näher zu untersuchen, um ohne Anwendung teurer Präzisionsgeräte hohe Montagegenauigkeiten erzielen zu können bzw. ohne aktive Justage auszukommen. Unter Selbstjustage versteht man den bei der Flip-Chip-Kontaktierung nutzbaren Effekt, dass sich das Bauteil während des Reflowlötens von selbst zum Substrat ausrichtet. Der Selbstjustage-Mechanismus beruht darauf, dass flüssiges Lot bestrebt ist, den energetisch günstigsten Zustand einzunehmen, das heißt seine Oberfläche und die damit verbundene Oberflächenenergie zu minimieren. Die Triebkraft, die das Bauteil in die Position niedrigster Energie bewegen lässt, ist also der Oberflächenspannung proportional. Die Oberflächenenergie W_S ist das Produkt aus Oberflächenspannung γ und der Fläche A (Gleichung 4).

$$W_{S} = \gamma \cdot A \tag{4}$$

In Abbildung 9 ist das Prinzip der Selbstjustage skizziert. Ausgehend von einer anfänglichen Fehljustage des Chips zum Substrat nach dem Platzieren stellt sich nach dem Schmelzen des Lotes und vollständiger Benetzung des Pads durch das Lot, die unabdingbar für eine erfolgreiche Selbstjustage ist, vorübergehend eine noch flüssige Lötverbindung mit einer Oberfläche ein (dargestellt in der Mitte), die größer ist als in dem Zustand, in dem Chip und Substrat zueinander justiert sind (rechts dargestellt). Mit dem Ausgleich der Fehljustage geht also eine Minimierung der Oberfläche, und damit der Oberflächenenergie einher. Dadurch bedingt entsteht eine Kraft, die das Bauteil relativ zum Substrat bewegen lässt, bis die Fehljustage ausgeglichen ist.



Abbildung 9: Prinzip der Selbstjustage

Diese Kraft kann in zwei Komponenten zerlegt betrachtet werden /89/, /90/, /91/, /92/. In einer, die in Richtung der Normalen und einer zweiten, die in horizontaler Richtung wirkt und als Rückstellkraft bezeichnet wird. Bei konstant bleibender Höhe H ergibt sich die Rückstellkraft F_R nach Gleichung 5.

$$F_R = \frac{\delta W_s}{\delta X} \bigg|_{H=const.}$$
(5)

Dabei ist W_S die Oberflächenenergie. Die Kraft in Richtung der Normalen F_N ergibt sich bei konstanter Fehljustage X nach Gleichung 6.

$$F_N = \frac{\delta W_s}{\delta H}\Big|_{X=const.}$$
(6)

Um die Größe der Rückstellkraft abzuschätzen, kann man vereinfachend annehmen, dass das Gewicht des Chips zu vernachlässigen ist und sich eine ebene Lotoberfläche ausbildet. Bei rechteckigen Lötkontakten lässt sich die Oberfläche nach Gleichung 7 berechnen.

$$A = \frac{2 \cdot L \cdot H}{\cos \theta} \tag{7}$$

In Abbildung 10 ist eine Schemazeichnung dargestellt, welche die einzelnen Größen verdeutlicht.



Abbildung 10: Schemazeichnung zur Berechnung der Fläche bei einer bestimmten Fehljustage

Bei kleinen Fehljustagen ist die Rückstellkraft annähernd proportional zur Fehljustage. Auf jeden Fall nimmt aber die Rückstellkraft mit steigender Fehljustage zu. Zum zweiten kann festgehalten werden, dass mit steigender Länge (bzw. Breite) der Bumps L die Rückstellkraft ebenfalls steigt, da dann die Ableitung der Oberflächenenergie nach der Fehljustage X und damit die Rückstellkraft ebenfalls steigen. Drittens zeigen die Überlegungen, dass die Höhe der Lötkontakte nicht zu groß bzw. der Abstand zwischen Chip und Substrat möglichst niedrig gewählt werden sollten, um eine höhere Rückstellkraft zu erhalten.

Patra und Lee /89/ und /90/ haben außerdem ein mathematisches Modell entwickelt, mit dem sich Oberflächenprofile minimaler Energie bei gegebener Padgröße, Lotvolumen, Last (durch das Gewicht des Chips) und Größe der Fehljustage errechnen lassen. So kann numerisch errechnet werden, welche Form der Oberfläche sich im Gleichgewicht einstellt. Außerdem lässt sich mit dem Verfahren auch die Rückstellkraft genauer berechnen /92/. Dass die Anwendung der Selbstjustage eine Möglichkeit ist, hohe Positioniergenauigkeiten zu erzielen, ist von Kallmayer et al. gezeigt worden /78/. Mittels Noniusstrukturen auf einem Testchip aus Glas wurde gezeigt, dass beim Flip-Chip-Löten mit galvanischen Au/Sn-Bumps eine Positioniergenauigkeit von besser als 3 µm erreicht werden kann. Die höchste Ausbeute wurde durch Reflowlöten in aktivierter Atmosphäre erreicht: 98% der getesteten Lötungen waren erfolgreich. In Wasserstoff ereichten 95% der Bauteile die gewünschte Position, in Stickstoff waren es nur 75%. Die Löt-Atmosphäre hat also einen großen Einfluss auf den Erfolg der Selbstjustage.

Die mit Selbstjustage erreichbare Montagegenauigkeit ist von der Genauigkeit der Bumps und Pads abhängig. Außerdem werden die Rückstellkräfte bei kleiner Fehljustage sehr gering. Ein folgerichtiger Ansatz ist es deshalb, die Position des Bauteils auf dem Substrat durch mechanische Anschläge zu definieren und die Bumps und Pads so zueinander auszurichten, dass sie noch fehljustiert sind, wenn die Anschläge schon miteinander Kontakt haben und das Bauteil die gewünschte Position erreicht hat /92/, /93/.

Bei Verwendung mechanischer Anschläge wird wie in Abbildung 11 gezeigt der Chip fehljustiert auf dem Substrat platziert /95/. Während des Reflowlötens bewegt sich das Bauteil aufgrund der oben beschriebenen, durch die Oberflächenspannung hervorgerufenen Rückstellkräfte und wird in seiner Bewegung durch die Anschläge gestoppt. Erreichen sich die mechanischen Anschläge gegenseitig, dann ist die Position des Chips zum Substrat alleinig durch die Genauigkeit bestimmt, mit der die Anschläge gefertigt sind. Die Genauigkeit ist dann also hauptsächlich durch die lithografischen Prozesse bestimmt.



a) Chip auf Substrat platziert

c) Selbstjustage erfolgt

Abbildung 11: Schematische Darstellung der Selbstjustage in Kombination mit mechanischen Anschlägen

Tan und Lee /79/ haben diese Methode beschrieben und eingeteilt in Verfahren, die keine bzw. Anschläge in eine oder zwei Richtungen nutzen. Bei der Verwendung von mechanischen Anschlägen müssen die auftretenden Reibungskräfte kleiner sein als die erzielte Rückstellkraft, bis das Bauteil seine endgültige Position erreicht hat.

Andersherum sollte die Fehljustage von Bump zu Substrat-Pad bei Kontakt der mechanischen Anschläge möglichst groß und der Spalt zwischen Chip und Substrat möglichst klein gewählt werden, um möglichst hohe Rückstellkräfte den Reibungskräften entgegenwirken lassen zu können.

4 Entwicklung eines Lötprozesses unter Verwendung galvanischer Au/Sn-Bumps

Nach erfolgter Auswahl des Lotes AuSn20 ist es der nächste notwendige Schritt, einen Lötprozess unter Nutzung galvanischer Au/Sn-Bumps zu entwickeln, mit dem unterschiedlichste Komponenten kontaktiert werden können. Untersuchungen der Umschmelzdynamik, des Phasenwachstums und der Reaktionen des Lotes mit verschiedenen Metallisierungen sollen das grundlegende Verständnis erweitern und dienen damit der Beherrschung des Löt-Prozesses, mit dem auch die Selbstjustage durchführbar sein sollte.

4.1 Umschmelzdynamik galvanischer Au/Sn-Bumps

Um die Umschmelzdynamik von galvanischen Au/Sn-Bumps mit Goldüberschuss und großem Lotvolumen, das heißt mit dicken Zinnschichten, untersuchen zu können und die Überlegungen aus Kapitel 3.5.1 zu bestätigen, wurden experimentelle Untersuchungen des Umschmelzprozesses durchgeführt. Für diese Untersuchungen wurde eine Testmaske entworfen, mit der Bumps verschiedener Durchmesser auf Siliziumwafern galvanisch abgeschieden wurden. Die Phasenumwandlungen, die während des Umschmelzens stattfinden, wurden durch Umschmelzversuche und anschließender Analyse mittels SEM und EDX sowie DSC (Differential Scanning Calorimetry) untersucht.

Die Bumps für die hier diskutierten Umschmelzversuche hatten Durchmesser von 260 μ m und 300 μ m. Ihre Grundfläche war jedoch nicht exakt rund, sondern oktagonal. Vor dem Umschmelzen bestanden die Bumps mit einem Durchmesser von 300 μ m aus einer 33 μ m dicken Goldschicht mit einer 13 μ m dicken Zinnschicht darüber. Die Bumps, die 260 μ m im Durchmesser maßen, hatten einen 36 μ m dicken Goldsockel mit einer 12 μ m dicken Zinnschicht darüber.

Hergestellt wurden die Bumps, indem vor der galvanischen Abscheidung nach einem Schritt des Rücksputterns zuerst eine 230 nm dicke TiWN-Schicht aus einem TiW-Target (10 wt.-% Ti) als Haftvermittler und als Diffusions-Sperrschicht und anschließend eine 200 nm dicke Au-Schicht aus einem Au-Target als Startschicht für das galvanische Abscheiden durch Sputtern aufgetragen wurden. Es folgte die

Lithografie. Der Photolack wurde in Rotationsbeschichtung dick aufgetragen, indem dieser Schritt dreimal wiederholt wurde, bevor der Lack getempert, im Direktkontakt mit UV-Strahlung belichtet, entwickelt und nochmals getempert wurde. Dort, wo die Bumps ihren Platz finden sollten, war der Photolack nun geöffnet. Nach einem Sauerstoffplasma-Reinigungs-Schritt wurde dann Au und anschließend Sn galvanisch abgeschieden. Danach wurde der Lack entfernt und die Plating-Base selektiv, d.h. zunächst das Au und danach das TiWN geätzt.

Ein Au/Sn-Bump nach dem galvanischen Abscheiden mit einem Durchmesser von $300 \,\mu\text{m}$ ist in Abbildung 12 dargestellt. Zwischen dem Gold und dem Zinn haben sich bei Raumtemperatur in den etwa zwei Monaten, die zwischen dem galvanischen Abscheiden und der Aufnahme des SEM-Bildes lagen, die intermetallische Phasen AuSn, AuSn₂ und AuSn₄ sowie aufgrund der Tatsache, dass das Phasenwachstum hauptsächlich auf der Diffusion von Au-Atomen durch die Phasen beruht, Kirkendall-Poren gebildet. Die einzelnen Phasen sind in Abbildung 41 vergrößert dargestellt.



Abbildung 12: SEM-Aufnahme eines Au/Sn-Bumps im Querschliff nach der galvanischen Abscheidung (Durchmesser 300 µm)

In einem ersten Versuch wurden die Bumps umgeschmolzen, indem die Silizium-Chips, auf denen sie abgeschieden wurden, bei ca. 180 °C in flüssiges Glycerin getaucht wurden und das Glycerin weiter bis auf 285 °C aufgeheizt wurde. Die tatsächlich erzielte Aufheizgeschwindigkeit ist abhängig vom verwendeten Volumen an Glycerin und lag in den nachfolgend diskutierten Experimenten zwischen 15 und 20 K/min. Nach Erreichen der Maximaltemperatur wurden die Chips aus dem Glycerin entnommen und in einem Wasserbad abgeschreckt. Abbildung 13 zeigt einen umgeschmolzenen Bump im Querschliff. Die SEM-Aufnahme zeigt deutlich, dass sich das Gold ungleichmäßig aufgelöst hat. In der Mitte des Bumps ist nicht nur das Gold aufgelöst. Das Lot hat die TiWN-Metallisierung entnetzt.



Abbildung 13: SEM-Aufnahme eines Au/Sn-Bumps im Querschliff nach dem Aufheizen bis 285 °C (Bumpdurchmesser: 260 µm)

Es kann also ein ungleichmäßiges Auflösen des Goldsockels beobachtet werden, obwohl die Aufheizung mit einer Aufheizgeschwindigkeit von etwa 15 bis 20 K/min relativ langsam erfolgte. Dies ist ein Hinweis darauf, dass ein Abplatzen der Bumpkappe als Grund für das ungleichmäßige Auflösen des Goldes ausgeschlossen werden kann.

Während des Umschmelzens konnte bei Betrachtung der Bumps mit bloßem Auge beobachtet werden, dass sich das Erscheinungsbild der Bumps zweimal änderte. Das erste Mal bei etwa 207 °C, überraschenderweise also etwa 10 °C unterhalb des Schmelzpunktes des zinnreichen Eutektikums $[AuSn_4 + \beta Sn] \leftrightarrow L$ von 217 °C. Bei dieser Temperatur änderte sich das Escheinungsbild der Bumps von matt zu glänzend. Eine Erklärung dafür, dass das erste Aufschmelzen bereits bei 207 °C und nicht erst wie erwartet bei 217 °C auftrat, wird weiter unten in diesem Kapitel gegeben. Eine zweite Reaktion wurde bei etwa 252 °C sichtbar, der Temperatur der peritektischen Reaktion $AuSn_4 \leftrightarrow [AuSn_2 + L]$. Bei Erreichen des Schmelzpunktes des goldreichen Eutektikums hingegen konnte keine eindeutige Veränderung der Bumps beobachtet werden.

Um die Phasenumwandlungen während des Umschmelzens zu untersuchen, wurden nun Versuche durchgeführt, bei denen der Umschmelzvorgang bewusst nach Erreichen von 217 °C, 240 °C, 255 °C, 279 °C, 280 °C und 285 °C abgebrochen wurde. Die verwendeten Chips mit den galvanisch abgeschiedenen Au/Sn-Bumps darauf wurden bei 180 °C in das Glycerin getaucht und nach Erreichen der gewünschten Temperatur aus dem Bad entnommen und in einem Wasserbad abgeschreckt. Anschließend wurden die Bumps als Querschliffe präpariert und mittels SEM und EDX untersucht. Im Folgenden werden die Ergebnisse aus den einzelnen Versuchen dargestellt und diskutiert.

Umschmelzen von galvanischen Au/Sn-Bumps bis 217 °C

Ein Bump, der bis 217 °C erhitzt wurde, ist in Abbildung 14 und, in einem Ausschnitt, in Abbildung 15 dargestellt. Das zinnreiche Eutektikum hatte sich als flüssige Phase gebildet. Im Schliffbild wird der Querschnitt eines Kugelsegments sichtbar, als das sich die flüssige zinnreiche Phase auf dem Bump ausgebildet hatte. Zwischen dieser Kappe und dem Gold ließen sich die intermetallischen Phasen AuSn, AuSn₂ und AuSn₄ mittels EDX nachweisen.



Abbildung 14: SEM-Aufnahme eines Bumps nach Aufheizen auf 217 °C



Abbildung 15: SEM-Aufnahme eines Bumps nach Aufheizen auf 217 °C

Auch im ehemals flüssigen, als Kugelsegment ausgebildeten Bereich ist die AuSn₄-Phase als Platten eingebettet in einer Zinnmatrix nachweisbar. Die beiden Phasen stellen das zinnreiche Eutektikum dar, das nach der Gleichung $[AuSn_4 + \beta - Sn] \leftrightarrow L$ erstarrt.

Umschmelzen von galvanischen Au/Sn-Bumps bis 240 °C

Ein Bump, der bis 240 °C aufgeheizt und anschließend abgeschreckt wurde, ist in Abbildung 16 und in einem Ausschnitt in Abbildung 17 unten jeweils im Querschliff dargestellt. Die sich bei Erreichen des zinnreichen Eutektikums von 217 °C bildende flüssige Phase wird beim Aufheizen auf 240 °C an Gold reicher, wobei die Zusammensetzung der Schmelze der sich zur Au-reichen Seite neigenden Liquiduskurve im Phasendiagramm folgt. Die Löslichkeit der Schmelze für Au nimmt mit steigender Temperatur zu, so dass nach dem Phasendiagram bei der maximalen Umschmelztemperatur von 240 °C die Zusammensetzung der Schmelze bei etwa 88 wt.-% Sn liegt (die eutektische Zusammensetzung liegt bei 90 wt.-% Sn). Beim Abkühlen erstarrt daher die AuSn₄-Phase primär aus der Schmelze, wobei deren Keimbildung an der bereits bestehenden AuSn₄-Phase stattfindet. Beim Abkühlen geht das Wachstum der aus der Schmelze erstarrenden AuSn₄-Phase mit einer Verarmung der Schmelze an Gold einher, bis das zinnreiche Eutektikum erreicht ist und schließlich die restliche Schmelze bei 217 °C eutektisch erstarrt. Aus diesem Grund ist die AuSn₄-Phase deutlich dicker ausgebildet als bei der Probe, die nur bis 217 °C erhitzt worden war.



Abbildung 16: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen auf 240 °C und Abschrecken in Wasser

Ein typisches eutektisches Gefüge ist allerdings in der SEM-Aufnahme nicht sichtbar. Da zwischen der Durchführung des Versuchs und der Anfertigung der beiden SEM-Aufnahmen ein Zeitraum von mehr als 3 Jahren lag, hat sich das ursprüngliche eutektische Gefüge während der Lagerung vergröbert. Die erneuten Untersuchungen der Proben 3 Jahre nach der Versuchsdurchführung erfolgten mit dem Zweck, Aussagen über die Auswirkung der Diffusion bei RT bei langen Lagerungszeiten machen zu können. Um zu verdeutlichen, dass sich zwar ein eutektisches Gefüge aus Sn und der AuSn₄-Phase bildet, dieses aber bei Lagerung an RT rasch vergröbert, sind Abbildung 17 drei SEM-Aufnahmen gezeigt, die sich folgendermaßen in unterscheiden: Die Aufnahme oben zeigt einen Bump im Querschnitt, dessen Gefüge sich dadurch auszeichnet, dass sich die AuSn₄-Phase in der Zinnmatrix in fein verteilter Form findet. Diese SEM-Aufnahme wurde nur wenige Tage nach Versuchsdurchführung angefertigt. Dieser Bump wurde allerdings nur bis 217 °C aufgeheizt, was die Abwesenheit großer AuSn₄-Primärkristalle erklärt. In der mittleren SEM-Aufnahme ist ein Bump dargestellt, der bis 240 °C aufgeheizt wurde. Diese SEM-Aufnahme entstand wenige Wochen nach der Versuchsdurchführung. Hier kann man nur noch Reste des zinnreichen eutektischen Gefüges erkennen. Und schließlich ist unten ein Ausschnitt aus Abbildung 16 dargestellt, die erst nach mehr als 3 Jahren nach der Versuchsdurchführung entstanden ist. Dieser Bump besteht auf der Bumpoberseite aus Zinn, ein eutektisches Gefüge ist nicht mehr vorhanden.



a) Au/Sn-Bump aufgeheizt bis 217 °C. SEM-Aufnahme wenige Tage nach Versuch



b) Au/Sn-Bump aufgeheizt bis 240 °C. SEM wenige Wochen nach Versuch



c) Au/Sn-Bump aufgeheizt bis 240 °C. SEM-Aufnahme 3 Jahre nach Versuch

Abbildung 17: SEM-Aufnahmen von Bumps im Querschliff nach Aufheizen auf 217 °C (a) und 240 °C (b und c) und Abschrecken in Wasser

Anhand der drei Aufnahmen kann man auch deutlich erkennen, wie die Anzahl und Größe der Kirkendall-Poren, die sich zwischen der AuSn-Phase und dem darunter liegenden Au bilden, über längere Zeiten wachsen. Die Poren haben in den mehr als 3 Jahren der Lagerung bei Raumtemperatur an Größe zugenommen. Beides, die Vergröberung des eutektischen Gefüges und das Wachstum der Kirkendall-Poren, bestätigt die oben beschriebenen Ergebnisse anderer Arbeiten, dass merklich Diffusion im Sn-reichen Bereich des Au-Sn-Systems bei RT stattfindet.

Die Au₅Sn-Phase wurde in dieser bis auf 240 $^{\circ}$ C aufgeheizten Proben nicht nachgewiesen, sie hat sich aufgrund von Keimbildungsschwierigkeiten nicht gebildet.

Umschmelzen von galvanischen Au/Sn-Bumps bis 255 °C

Beim Aufheizen von Au/Sn-Bumps über eine Temperatur von 252 °C hinaus wandelt sich nach Erreichen von 252 °C die AuSn₄-Phase gemäß der peritektischen Reaktion $AuSn_4 \leftrightarrow [AuSn_2 + L]$ in die Phase AuSn₂ und eine flüssige Phase um, das heißt bei 252 °C verschwindet die AuSn₄-Phase. Dementsprechend bestehen Bumps bei 255 °C aus einer flüssigen Phase mit einer Zusammensetzung von etwa 82 wt.-% Sn, die sich im Kontakt und im Gleichgewicht mit der AuSn₂-Phase befindet. Einen bis auf 255 °C aufgeheizten und anschließend abgeschreckten Bump zeigt Abbildung 18.



Abbildung 18: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen auf 255 °C und Abschrecken in Wasser. Die SEM-Aufnahme wurde etwa drei Jahre nach Versuchsdurchführung gemacht

In höherer Vergrößerung, dargestellt in Abbildung 20, wird deutlich, dass dieser Bump aus Au, einer kaum erkennbaren dünnen Schicht aus Au₅Sn, einer Schicht aus der AuSn-Phase, einer weiteren Schicht aus der AuSn₂-Phase und darüber Sn besteht. Die AuSn₄-Phase ist in diesem Bump nicht erkennbar. Auch Kirkendall-Poren sind zu erkennen. Während bei der bis auf 240 °C geheizten Probe die Au₅Sn-Phase nicht nachweisbar ist, ist sie bei Proben, die bis jenseits der 255 °C aufgeheizt worden sind, vorhanden. Offensichtlich findet die Keimbildung der Au₅Sn-Phase erst bei einer bestimmten Temperatur statt, das heißt oberhalb von 240 °C. Mit der Software THERMO-CALC /38/ lässt sich das Au-Sn-Phasendiagramm errechnen und darstellen, wie es aussähe, würden die Au₅Sn- und Au₉Sn-Phase nicht existieren. Es gäbe dann ein Eutektikum aus Au und AuSn bei etwa 253 °C. In Abbildung 19 ist ein Ausschnitt des Au/Sn-Phasendiagramms dargestellt, bei dessen Berechnung die Aureichen intermetallischen Phasen nicht mit einbezogen wurden.



Abbildung 19: Ausschnitt aus dem Au-Sn-Phasendiagramm. Bei der Berechnung wurden die Au-reichen intermetallischen Phasen Au₉Sn (β) und Au₅Sn (ζ und ζ ') nicht berücksichtigt (vgl. Abbildung 2)

Lässt man die Au₉Sn-Phase für diese Überlegung unberücksichtigt, so muss sich beim Aufheizen also die Au₅Sn-Phase bilden, bevor eine Temperatur von 253 °C erreicht ist, ansonsten würden der Au-Mischkristall und die AuSn-Phase miteinander reagieren und eine flüssige Phase bilden. Dies konnte aber in keinem Fall beobachtet werden.



Abbildung 20: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen auf 255 °C und Abschrecken in Wasser. Die SEM-Aufnahme wurde drei Jahre nach Versuchsdurchführung gemacht

Beim Abkühlen des Bumps wäre zu erwarten gewesen, dass sich gemäß der oben genannten peritektischen Reaktion bei 252 °C wieder AuSn₄ aus einer Reaktion der Schmelze mit AuSn₂ zwischen diesen beiden Phasen bildet. In mehreren Versuchen ließ sich allerdings in der überwiegenden Mehrzahl der untersuchten Bumps AuSn₄ nicht nachweisen. Die sich beim Umschmelzen bildende Schmelze erstarrte beim Abkühlen und bildete AuSn₂ und Sn. Zunächst erstarrte die AuSn₂-Phase primär. Der restliche Teil der Schmelze erstarrte dann eutektisch, allerdings nicht nach der Reaktion [AuSn₄ + β -Sn] \leftrightarrow L, sondern gemäß der Reaktion [AuSn₂ + β -Sn] \leftrightarrow L. Nach der Software THERMO-CALC findet eine eutektische Reaktion zwischen AuSn₂ und Au bei einer Temperatur von etwa 207 °C statt, sofern man bei der Berechnung des Phasendiagramms die AuSn₄-Phase unberücksichtigt lässt. Zwei Ausschnitte des Au-Sn-Phasendiagramms ohne Einbeziehung der AuSn₄-Phase sind in Abbildung 21 dargestellt.

In Abbildung 22 ist eine SEM-Aufnahme einer Probe dargestellt, die bis auf 255 °C aufgeheizt und anschließend abgeschreckt wurde. Diese Aufnahme wurde nur wenige Wochen nach dem Versuch gemacht. Das Gefüge bestehend aus der Zinnmatrix, mit der darin fein verteilten AuSn₂-Phase, ist das metastabile Eutektikum aus Sn und AuSn₂. Ein weiterer experimenteller Nachweis der Existenz dieses "metastabilen" Eutektikums ist weiter unten in diesem Kapitel dargestellt.



Abbildung 21: Ausschnitte aus dem Au-Sn-Phasendiagramm, bei dessen Berechnung die AuSn₄-Phase unberücksichtigt blieb /38/



Abbildung 22: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen auf 255 °C und Abschrecken in Wasser. SEM-Aufnahme wenige Wochen nach Versuch

Bildet sich die AuSn₄-Phase bei Erstarrung nicht, wurde beobachtet, dass sie sich auch bei anschließender Lagerung an RT nicht bildet. Die beiden SEM-Bilder, die in Abbildung 18 und Abbildung 20 dargestellt sind, wurden mehr als 3 Jahre nach der Versuchsdurchführung aufgenommen. Auch nach dieser Zeit hat sich die AuSn₄-Phase zwischen dem Zinn und der AuSn₂-Phase nicht gebildet. Dies ist insofern von Bedeutung, als sowohl eigene Untersuchungen zum Schichtwachstum der intermetallischen Phasen an galvanisch abgeschiedenen Au/Sn-Bumps (siehe Kapitel 4.2) als auch Untersuchungen an mittels Aufdampfen abgeschiedenen Au/Sn-Schichten, die in der Literatur beschrieben sind (siehe Kapitel 3.2), zeigen, dass sich die AuSn₄-Phase bei Lagerung an Raumtemperatur nach kurzer Zeit immer bildete. In den Untersuchungen an aufgedampften Schichten von Buene et al. /43/, /43/ waren die beiden intermetallischen Phasen AuSn und AuSn₄ schon wenige Minuten, nachdem der Aufdampfprozess abgeschlossen war, nachweisbar. Die AuSn₂-Phase bildete sich in diesen Experimenten immer erst dann, wenn sich die anderen beiden Phasen bereits gebildet hatten.

Die eigenen Untersuchungen an galvanisch abgeschiedenen Bumps zeigen, dass sich die AuSn₄-Phase nach der galvanischen Abscheidung nicht als durchgehende Schicht, sondern nur bereichsweise ausbildet (siehe Abbildung 41 und Abbildung 59). Es ist möglich, dass die Keimbildung der AuSn₄-Phase und die der AuSn-Phase konkurrieren und die Keimbildung der AuSn₄-Phase direkt nach der Galvanik nur zwischen dem Au und dem Sn stattfindet. Bildet sich aber die AuSn-Phase zuerst, dann ist die Keimbildung der AuSn₄-Phase gehemmt. Denkbar ist auch, dass die Keimbildung der AuSn₄-Phase gehemmt. Denkbar ist auch, dass die Keimbildung der AuSn₄-Phase nur an Orten erhöhter Keimbildungswahrscheinlichkeit wie Korngrenzen oder Korngrenztripelpunkten erfolgen kann.

Woher die Keimbildungshemmung der AuSn₄-Phase kommt, soll anhand der einmal auf über 252 °C erhitzten Bumps erklärt werden. Die AuSn₄-Phase, die sich oberhalb 252 °C durch die peritektische Reaktion vollständig umgewandelt hat, müsste beim oder nach dem Abkühlen zwischen dem Zinn und der AuSn₂-Phase entstehen. Die Änderung der Gibbsschen freien Energien ΔG als Triebkraft für die Bildung der AuSn₄-Phase zwischen der AuSn₂-Phase und dem Sn ist jedoch klein. In Abbildung 23 sind die Gibbsschen freien Energien G für die verschiedenen im Au/Sn-System stabilen Phasen bei RT angegeben /38/. Der Abstand der zur Verdeutlichung hinzugefügten gestrichelten Linie, die Sn und AuSn₂ miteinander verbindet, zu Punkt 5, der die AuSn₄-Phase repräsentiert, ist klein und damit ist auch ΔG als Triebkraft für die Bildung der AuSn₄-Phase klein. Zum zweiten müssen für die Bildung der neuen Phase zwei Grenzflächen anstelle einer bestehenden Grenzfläche entstehen.



THERMO-CALC (2006.01.23:14.58) :AU SN Temperature: 298 K DATABASE:AUSN

Abbildung 23: Gibbssche freie Energien G der stabilen Phasen im Au/Sn-System /38/

Die Änderung der Gibbsschen freien Energie setzt sich also aus der Änderung der Gibbsschen freien Energie ΔG_V bei Bildung der neuen Phase pro Volumeneinheit multipliziert mit dem sich bildenden Volumen und der Änderung der Grenzflächenenergie bei Bildung zweier neuer Phasengrenzen $\Delta \gamma$ multipliziert mit der Fläche zusammen und lässt sich mit Gleichung 8 beschreiben /94/, wobei *A* die betrachtete Fläche und *l* die Schichtdicke bedeuten.

$$\Delta G = A \cdot l \cdot \Delta G_V + A \cdot \Delta \gamma \tag{8}$$

Die Änderung der Grenzflächenspannung ergibt sich aus Gleichung 9.

$$\Delta \gamma = \gamma_{AuSn_4/AuSn_2} + \gamma_{AuSn_4/Sn} - \gamma_{Sn/AuSn_2}$$
(9)

Hierbei sind $\gamma_{Sn/AuSn2}$ die Grenzflächenspannung der ursprünglichen Phasengrenze zwischen Sn und AuSn₂ sowie $\gamma_{AuSn4/Sn}$ und $\gamma_{AuSn4/AuSn2}$ die entsprechenden Grenzflächenspannungen der beiden sich neu bildenden Phasengrenzen. Ist $\Delta\gamma$ positiv, gibt es eine kritische Schichtdicke *l**, die erreicht werden muss, damit das mit steigender Schichtdicke linear abnehmende ΔG negativ wird. Ist diese kritische Schichtdicke größer als wenige Atomabstände, dann ist davon auszugehen, dass die Keimbildung gehemmt ist. Dies erklärt, warum sich die AuSn₄-Schicht zumindest bei RT nicht bildet, obwohl sie nach dem Phasendiagramm stabil ist. Zur Verdeutlichung ist dieser Sachverhalt schematisch in Abbildung 24 dargestellt.



Abbildung 24: Schematische Darstellung zur Keimbildung der AuSn₄-Phase

In einigen Bumps derselben Probe hatte sich die AuSn₄-Phase beim Abkühlen von 255 °C auf RT gebildet. Abbildung 25 zeigt einen solchen Bump. Das Zinn und die AuSn₄-Phase bildeten hier kein typisches eutektisches Gefüge aus, die AuSn₄-Phase erscheint plattenförmig. Dass sich die AuSn₄-Phase in einigen Bumps während derer Erstarrung bildet, weist darauf hin, dass ihre Keimbildung zwischen Zinn und AuSn₂ bei erhöhter Temperatur zwar möglich, aber auch gehemmt ist beziehungsweise nur durch heterogene Keimbildung zu erklären ist /95/. Zwischen dem Au und der AuSn-Phase kann man wiederum eine Schicht bestehend aus der Au₅Sn-Phase erkennen, die weniger als 1 μ m dick ist. In Abbildung 26 sind Bilder desselben Bumps mit höherer Vergrößerung dargestellt. Die AuSn₄-Phase zeigt eine Substruktur, die auf Überstrukturen im Kristallgitter hindeutet (siehe Kapitel 4.2).



Abbildung 25: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen auf 255 °C und Abschrecken in Wasser. SEM-Aufnahme 3 Jahre nach Versuch



Abbildung 26: Ausschnitte aus Abbildung 25. Die AuSn₄-Phase zeigt eine Substruktur. SEM-Aufnahmen 3 Jahre nach Versuch

Umschmelzen von galvanischen Au/Sn-Bumps bis 279 °C

Ein Bump, der bis knapp vor Erreichen der Schmelztemperatur des goldreichen Eutektikums von 280 °C aufgeheizt und abgeschreckt wurde, ist in Abbildung 27 und in einem vergrößerten Ausschnitt in Abbildung 28 dargestellt, wobei wiederum beide Aufnahmen erst etwa 3 Jahre nach Durchführung des Versuchs aufgenommen wurden. Der Umschmelzprozess war hier gerade noch nicht vollendet gewesen. Es ist zu erkennen, dass sich oben auf dem Bump auch kurz vor Erreichen des Schmelzpunktes von 280 °C noch eine flüssige zinnreiche Phase befunden hatte, die beim Abschrecken erstarrt ist.



Abbildung 27: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen bis auf 279 °C. SEM-Aufnahme 3 Jahre nach Versuch

Mittels EDX-Analyse kann die Existenz der Au₅Sn-Phase zwischen dem Gold und der AuSn-Phase als etwa 1 µm dicke Schicht nachgewiesen werden. Da sich die Au₅Sn-Phase kaum im Kontrast vom Gold unterscheidet, ist sie im SEM-Bild als Schicht schwer erkennbar. Beim Abschrecken der Probe erstarrte, wie oben beschrieben, zuerst die AuSn₂-Phase als Primärkristall bevor die restliche Schmelze eutektisch erstarrte. Die AuSn₄-Phase bildete sich auch hier in der Mehrzahl der untersuchten Bumps nicht. Wie an den SEM-Aufnahmen deutlich wird, hat sich die AuSn₄-Phase in dem dargestellten Bump allerdings bereichsweise gebildet.

Um zu verdeutlichen, dass auch bei den bis 279 °C aufgeheizten Proben direkt nach der Erstarrung ein feines eutektisches Gefüge vorhanden war, ist in Abbildung 29 eine SEM-Aufnahme eines Bumps dargestellt, die nur wenige Tage nach Versuchsdurchführung aufgenommen wurde. Es handelt sich hierbei um eine andere Probe mit Au/Sn-Bumps ähnlicher Abmessungen, die ebenfalls in einem Umschmelzversuch bis kurz vor Erreichen des Au-reichen Eutektikums erhitzt und anschließend abgeschreckt worden ist.



Abbildung 28: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen bis auf 279 °C und Abschrecken in Wasser. SEM-Aufnahme 3 Jahre nach Versuch



Abbildung 29: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen bis auf 270 °C und Abschrecken in Wasser. SEM-Aufnahme wenige Tage nach Versuch

Auch in diesem Fall hat sich die AuSn₄-Phase nicht gebildet. Die erstarrte Schmelze besteht aus Sn und AuSn₂. Die Mehrheit der untersuchten Bumps dieser Probe zeigte dieses Erscheinungsbild. Außerdem wird an diesem Querschliff erneut deutlich, dass sich beim Abkühlen zunächst die AuSn₂-Phase primär aus der Schmelze ausscheidet. Die Schmelze wird immer reicher an Zinn, je mehr AuSn₂ sich bildet, bis die restliche Schmelze nach der Reaktion $[AuSn_2 + \beta - Sn] \leftrightarrow L$ bei etwa 207 °C erstarrt.

Umschmelzen von galvanischen Au/Sn-Bumps bis 280 °C

Ein Bump, der bis 280 °C aufgeheizt wurde, bevor der Aufheizvorgang unterbrochen und die Probe abgeschreckt wurde, ist in Abbildung 30 dargestellt. Nach Erreichen des Schmelzpunktes des goldreichen Eutektikums hat sich das flüssige Lot der Zusammensetzung AuSn20 gebildet, Bereiche erstarrter zinnreicher Schmelze sind nicht mehr zu erkennen. Direkt nach Erreichen des Schmelzpunktes von 280 °C abgeschreckte Proben zeigen zum einen großvolumige Bereiche der intermetallischen Phasen AuSn und AuSn₂, die Reste der Schicht sind, die zunächst zwischen der zinnreichen flüssigen Phase und dem Gold zu finden war (siehe Kapitel 3.5.1).



Abbildung 30: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen bis auf 280 °C und Abschrecken

Außerdem kann man direkt nach der eutektischen Reaktion bei 280 °C $[Au_5Sn + AuSn] \leftrightarrow L$ schon das ungleichmäßige Aufschmelzen des Goldsockels beobachten.

Umschmelzen von galvanischen Au/Sn-Bumps bis 285 °C

Die in Abbildung 31 dargestellte Probe ist bis 285 °C aufgeheizt worden, bevor sie ebenfalls abgeschreckt wurde. Das ungleichmäßige Aufschmelzen des Goldsockels und die dadurch verursachte V-Form sind wiederum deutlich zu sehen. Die Reste der intermetallischen Phasen hatten sich, bevor das Lot wieder erstarrte, vollständig im Lot aufgelöst. Die Reste an intermetallischen Phasen, die bei der bis 280 °C aufgeheizten Probe zu sehen sind, sind also lediglich insofern von Interesse, als dass der Umschmelzprozess hier noch nicht vollendet war. Sie lösen sich nach längerem Verweilen oberhalb des Schmelzpunktes bzw. weiterem Aufheizen vollständig auf.



Abbildung 31: SEM-Aufnahme eines Bumps im Querschliff nach Aufheizen bis auf 285 °C und Abschrecken

Auffällig ist außerdem, dass das eutektische Gefüge sehr fein ausgebildet ist, wenn man es mit dem Eutektikum vergleicht, das sich in der Probe gebildet hatte, in der noch Reste von intermetallischen Phasen in dem goldreichen Eutektikum eingebettet sind. Außerdem sind die Dendriten bestehend aus der sich bei der Erstarrung bildenden Phase Au₅Sn deutlich größer, als bei der nur bis 280 °C aufgeheizten Probe. Bei der bis 285 °C aufgeheizten Probe wurde mehr Gold in die flüssige Phase gelöst, als dem goldreichen Eutektikum entspricht.

DSC-Analyse an nicht umgeschmolzenen Au/Sn-Bumps

Um weiteren Einblick in die Phasenumwandlungen während des wurden Umschmelzvorganges zu erhalten. Differentialthermoanalysen (DSC-Messungen) an den Bumps direkt nach der galvanischen Erzeugung durchgeführt. Ein DSC-Graf einer solchen Analyse ist in Abbildung 32 dargestellt. Für die DSC-Messungen wurde ein Silizium-Stück mit mehreren Bumps herangezogen. Die dargestellte Kurve stellt also die summierten Reaktionen von mehreren Bumps dar.



Abbildung 32: DSC-Graf von Bumps, die nach der Abscheidung ohne weiteren dazwischen liegenden Auslagerungsschritt mit einer Aufheizgeschwindigkeit von 20 K/min getestet wurden. Die Bumps hatten einen Durchmesser von 300 μ m, die Dicke der Zinnschicht betrug 13 μ m und der Au-Sockel war 33 μ m dick

Die Bumps hatten einen Durchmesser von $300 \,\mu\text{m}$ und besaßen eine Zinnschicht von $13 \,\mu\text{m}$ Dicke auf einem $33 \,\mu\text{m}$ dicken Goldsockel (vgl. Abbildung 12). Die für die DSC-Analyse gewählte Aufheizgeschwindigkeit von $20 \,\text{K/min}$ entspricht in etwa der Geschwindigkeit, mit der die Bumps in den vorher diskutierten Umschmelzversuchen erhitzt worden sind.

Die beim Aufheizen auftretenden nach oben gerichteten Peaks sind auf endotherme, die nach unten gerichteten Peaks auf exotherme Reaktionen zurückzuführen. Die endothermen Peaks können den Reaktionen wie folgt zugeordnet werden: Der erste Peak bei 217 °C repräsentiert die Schmelzwärme des zinnreichen Eutektikums $[AuSn_4 + \beta - Sn] \leftrightarrow L$. Der zweite Peak bei 252 °C ist der peritektischen Reaktion $AuSn_4 \leftrightarrow [AuSn_2 + L]$ zuzuordnen und der dritte endotherme Peak bei 280 °C spiegelt die Reaktion bzw. Schmelzwärme des goldreichen Eutektikums $[Au_5Sn + AuSn] \leftrightarrow L$ wieder. Außerdem ist ein exothermer Peak zu erkennen, der ebenfalls bei 280 °C, also der Schmelztemperatur des goldreichen Eutektikums, auftritt und den endothermen Peak überlagert. Da, wie in den Umschmelzversuchen gezeigt werden konnte, kurz vor Erreichen von 280 °C ein Sn-reiche flüssige Phase existierte, kann diese Reaktion der Mischungswärme der Sn-reichen und der Au-reichen Schmelze zugeschrieben werden.

Nach der in Kapitel 3.5.1 formulierten These müsste das ungleichmäßige Auflösen des Goldes zu verhindern sein, wenn die Existenz der zinnreichen flüssigen Phase bei 280 °C und die damit verbundene exotherme Reaktion verhindert werden können.



Abbildung 33: SEM-Aufnahme eines Bumps im Querschliff, der nach der Galvanik 4 Stunden lang bei 200 °C ausgelagert wurde (Bumpdurchmesser 300 μ m, ursprüngliche Zinnschichtdicke 13 μ m)

Um zu zeigen, dass die These richtig ist, wurden Bumps so ausgelagert, dass vor dem Umschmelzen kein Zinn mehr auf den Bumps vorhanden war. In Abbildung 33 ist so ein Bump im Querschliff dargestellt, der durch Auslagerung bei 200 °C für 4 Stunden soweit reagiert hat, dass kein Zinn mehr nachzuweisen und nur noch Reste von AuSn₄ zu sehen sind. Es wurden dann DSC- und Umschmelzversuche an so ausgelagerten Bumps durchgeführt. In Abbildung 34 ist eine DSC-Kurve wieder gegeben. Der Graf weist weder den Peak des zinnreichen Eutektikums, noch den der exothermen Reaktion auf. Der endotherme Peak bei 252 °C, welcher der peritektischen Reaktion $AuSn_4 \leftrightarrow [AuSn_2 + L]$ zuzuordnen ist, ist nur in Ansätzen zu erkennen. Die Reste an AuSn₄-Phase erklären diesen kleinen Peak. Hier reagieren die Reste der AuSn₄-Phase zu AuSn₂ und Schmelze. Zum größten Teil verbleiben die Bumps aber, bis eine Temperatur vom 280 °C erreicht ist, im festen Zustand.



Abbildung 34: DSC-Graf von Bumps, die nach der Abscheidung 4 Stunden lang bei 200 °C ausgelagert worden waren, bevor sie mit einer Aufheizrate von 20 K/min der DSC-Analyse unterworfen wurden. Der Bumpdurchmesser betrug 300 μ m, die Zinnschichtdicke nach dem galvanischen Abscheiden 13 μ m (vgl. Abbildung 33)

Durch das Fehlen des exothermen Peaks in der DSC-Kurve wird die Vermutung bestätigt, dass dieser der Reaktion zweier flüssiger Phasen unterschiedlicher Zusammensetzung zuzuordnen ist. Nach dem Umschmelzen eines bei 200 °C für 5,3 Stunden ausgelagerten Bumps (Abbildung 35), zeigt der Goldsockel keine Erscheinungen ungleichmäßigen Auflösens mehr. Durch entsprechende Auslagerung kann also vermieden werden, dass eine flüssige zinnreiche Phase während des Umschmelzens unterhalb der Schmelztemperatur des goldreichen Eutektikums entsteht. Diese Ergebnisse bestätigen die Theorie, dass durch Vermeiden der Koexistenz zweier flüssiger Phasen das ungleichmäßige Auflösen des Goldsockels verhindert werden kann. Um das Ergebnis zu bestätigen, wurde der Versuch einige Male mit leicht veränderten Parametern wiederholt. Eine SEM-Aufnahme eines Querschliffs durch einen 24 Stunden lang bei 150 °C ausgelagerten Bump ist in Abbildung 36 dargestellt. Es ließ sich nach der Auslagerung kein Zinn mehr erkennen. Der dargestellte Bump misst 300 μ m im Durchmesser und hatte eine Zinnschichtdicke von 13 μ m nach dem galvanischen Abscheiden. Nach der Auslagerung bestand der Bump aus den intermetallischen Phasen AuSn, AuSn₂ und AuSn₄.



Abbildung 35: SEM-Aufnahme eines Bumps im Querschliff, der nach der Galvanik 5,3 Stunden lang bei 200 °C ausgelagert und umgeschmolzen wurde



Abbildung 36: SEM-Aufnahme eines Bumps im Querschliff, der nach der Galvanik 24 Stunden lang bei 150 °C ausgelagert wurde
Eine SEM-Aufnahme eines umgeschmolzenen Bumps, der vor dem Umschmelzen bei 150 °C für 24 Stunden ausgelagert und anschließend bei 180 °C in das Glycerinbad getaucht und bei 285 °C dem Bad entnommen wurde, ist in Abbildung 37 dargestellt.



Abbildung 37: SEM-Aufnahme eines Bumps im Querschliff, der nach der Galvanik 24 Stunden lang bei 150 °C ausgelagert und umgeschmolzen wurde

Der Bump misst 300 µm im Durchmesser und besaß eine 13 µm dicke Zinnschicht im Ausgangszustand. Deutlich sichtbar ist die dendritische Au₅Sn-Grenze zwischen dem eutektischen Gefüge und dem Goldsockel. Die Au₅Sn-Grenze befindet sich parallel zur Waferoberfläche über dem gesamten Bumpdurchmesser. Daher ist es möglich, die gewünschte resultierende Höhe des eutektischen AuSn20-Kugelsegments vor der Herstellung der Bumps über die Wahl der Zinnschichtdicke einzustellen. Die Zusammensetzung des eutektischen Lots mit 80 wt.-% entspricht einem Volumenverhältnis von Au/Sn von 1,5073/1, für die Au₅Sn-Phase ist dieses Verhältnis 2,7632/1. Mit Hilfe der Formeln zur Berechnung der Volumina eines Kugelsegments und eines Zylinders kann bei Einsetzen der erstgenannten in die zweite und unter Annahme einer bestimmten sich bildenden Dicke der Au₅Sn-Phase nach Gleichung 10 berechnet werden, wie hoch die Zinnschichtdicke gewählt werden muss, um ein Kugelsegment einer bestimmten Höhe bestehend aus der eutektischen Kappe AuSn20 bei einem gegebenen Bumpdurchmesser bzw. Radius zu erhalten.

$$l_{Sn} = \frac{h \cdot (3 \cdot a^2 + h^2)}{6 \cdot (1 + 1,5073) \cdot a^2} + l_{Au_5Sn} \cdot (1 - 0,73427)$$
(10)

In Gleichung 10 bezeichnen l_{Sn} die Dicke der abzuscheidenden Zinnschicht, *h* die Kappenhöhe, a den Bumpradius und l_{Au5Sn} die angenommene Dicke der sich bildenden Au₅Sn-Phase. In Abbildung 38 ist eine Skizze zur Verdeutlichung der geometrischen Größen in einem Kugelsegment dargestellt.



Abbildung 38: Kugelsegment mit der Höhe h und dem Radius a

Im oben dargestellten Fall wurde für eine eutektische Kappenhöhe von 55 μ m und einen Bumpdurchmesser von 300 μ m eine Zinnschichtdicke von 13 μ m galvanisch abgeschieden. Es wurde angenommen, dass sich zwischen dem Au-Sockel und dem Eutektikum die Au₅Sn-Phase mit einer Dicke von 6 μ m bildet. Nach dem Umschmelzen wurde eine Kappenhöhe von 56 μ m gemessen, die Werte stimmen also gut überein.

Um zu untersuchen, inwieweit auch durch eine Reduzierung der Aufheizgeschwindigkeit während des Umschmelzens eine komplette Phasenumwandlung erzielt werden kann, wurden DSC-Messungen mit nicht ausgelagerten Bumps mit einer viermal niedrigeren Aufheizrate von 5 K/min anstatt 20 K/min durchgeführt. Das Resultat zeigt Abbildung 39. Im DSC-Grafen sind die drei endothermen Peaks, bei 217 °C, 252 °C und 280 °C nachweisbar. Der exotherme Peak ist allerdings nicht mehr zu sehen. Dies ist darauf zurückzuführen, dass sich die nach Erreichen von 252 °C noch existente flüssige Phase während des weiteren Aufheizens vollständig in die intermetallischen Phasen AuSn und AuSn₂ umgewandelt hat. Grund hierfür ist die durch die niedrigere Aufheizrate längere Verweildauer bei höheren Temperaturen. Eine flüssige zinnreiche Phase war somit bei Erreichen des goldreichen Eutektikums nicht mehr vorhanden, die mit dem goldreichen flüssigen Eutektikum hätte reagieren können. Außerdem lässt sich festhalten, dass bei einer Aufheizrate von 5 K/min das zinnreiche Eutektikum erscheint, somit bei Erreichen von 217 °C noch reines Zinn auf den Bumps vorhanden ist.



Abbildung 39: DSC-Graf von Bumps, die nach der Abscheidung ohne weiteren dazwischen liegenden Auslagerungsschritt mit einer Aufheizgeschwindigkeit von 5 K/min getestet wurden. Die verwendeten Bumps hatten einen Durchmesser von 300 μ m, die Zinnschicht war 13 μ m und die Goldschicht 33 μ m dick

Es sollte also möglich sein, durch Anpassen der Aufheizgeschwindigkeit an die auf den Bumps abgeschiedene Zinnschichtdicke, das heißt durch Verringern der Aufheizrate, ein ungleichmäßiges Aufschmelzen des Goldes zu verhindern.

Ein gezieltes Auslagern der Bumps ist dem langsameren Aufheizen jedoch vorzuziehen, da Auslagern einfacher zu bewerkstelligen und ein Prozess mit sehr langsamen Aufheizraten darüber hinaus nicht wirtschaftlich ist. Die Bauteile werden außerdem langen Temperaturen jenseits der 200 °C ausgesetzt. Außerdem hat die DSC-Analyse gezeigt, dass sich auch bei langsamer Aufheizrate eine zinnreiche flüssige Phase bildet. Diese könnte während des folgenden Aufheizens den Bump seitlich benetzen und somit ebenfalls zu unerwünschtem Auflösen des Goldes führen.

Um nachzuweisen, dass es aufgrund der Keimbildungshemmung der $AuSn_4$ -Phase zur Bildung eines metastabilen zinnreichen Eutektikums kommen kann, das aus den beiden Phasen Sn und $AuSn_2$ gebildet wird, wurde eine DSC-Analyse an nicht umgeschmolzenen Au/Sn-Bumps durchgeführt, wobei ein spezieller Temperaturverlauf eingestellt wurde /95/. Ein Stück einer Siliziumscheibe mit mehreren darauf abgeschiedenen, nach der Galvanik nicht behandelten Au/Sn-Bumps (180 μ m Durchmesser, 14 μ m Sn und 47 μ m Au) wurde dazu in einem Probengefäß aus Aluminium verpresst. Danach wurde das in Tabelle 3 dargestellte Temperatur-Zeit-Profil eingestellt. Nach einem anfänglichen Halte-Schritt dient der Schritt 2 dem Aufschmelzen des zinnreichen Eutektikums und der Umwandlung der AuSn₄-Phase durch peritektische Reaktion, so dass diese Phase bei 265 °C nicht mehr vorhanden ist. Das schnelle Abkühlen in Schritt 4 soll dem Abschrecken der in Abbildung 22 dargestellten Proben nahe kommen. Nach dem Abschrecken von Proben, die bis oberhalb der peritektischen Temperatur geheizt worden waren, konnte in Querschliffen nur in wenigen Bumps die AuSn₄-Phase nachgewiesen werden, in den meisten Bumps hatte sie sich nicht gebildet. Bis dahin dient der Temperaturverlauf der Erzeugung von Au/Sn-Bumps, die aus dem metastabilen Eutektikum AuSn₂ und Sn bestehen. Die folgenden Schritte sollen dem eigentlichen Nachweis dienen, dass dieses Eutektikum vor dem Erreichen des stabilen Eutektikums schmilzt.

Nach kurzer Haltezeit wurde dann in Schritt 6 wieder rasch erhitzt auf eine Temperatur von 195 °C, knapp unterhalb des interessanten Temperaturbereichs. Die schnelle Heizrampe wurde gewählt, um in diesem Schritt die Keimbildung der AuSn₄-Phase möglichst zu unterdrücken. Würde sich nämlich die AuSn₄-Phase in diesem Heizschritt als zusammenhängende Schicht bilden, würde das metastabile Eutektikum nicht nachweisbar sein. Die in Abbildung 40 dargestellte DSC-Kurve entspricht dem Schritt 7. Hier wurde die Heizrampe mit 20 °C/min wieder weniger hoch eingestellt als in Schritt 6 (200 °C/min), um möglichst exakte Messwerte zu erhalten. Außerdem entspricht diese Aufheizgeschwindigkeit ungefähr derjenigen, die in den Umschmelzversuchen angewendet wurde.

Schritt Nr.	Aktion	Rampe bzw. Zeit
1	Halten bei 50 °C	60 s
2	Heizen von 50 °C auf 265 °C	70 °C/min
3	Halten bei 265 °C	30 s
4	Kühlen von 265 °C auf 130 °C	200 °C/min
5	Halten bei 130 °C	6 s
6	Heizen von 130 °C auf 195 °C	200 °C/min
7	Heizen von 195 °C auf 300 °C	20 °C/min

Tabelle 3: Temperaturverlauf der DSC-Analyse zum Nachweis eines zinnreichen metastabilen Eutektikums.

Der DSC-Graf zeigt eine endotherme Reaktion bei 207 °C. Dann folgen die schon im DSC-Grafen, der in Abbildung 32 dargestellt ist, sichtbaren und bereits ausführlich diskutierten Reaktionen. Der endotherme Peak bei 207 °C bestätigt die Annahme, dass die beiden Phasen β -Sn und AuSn₂ ein Eutektikum bilden und schmelzen, da aufgrund der Keimbildungshemmung der AuSn₄-Phase diese sich nicht bzw. nicht in allen Bumps als durchgehende Schicht zwischen dem AuSn₂ und dem Sn vor Erreichen von 207 °C ausbildet. Dieses Ergebnis bestätigt auch die bei den Umschmelzversuchen gemachte Beobachtung, dass die Bumps schon bei Temperaturen deutlich unterhalb des zinnreichen Eutektikums [AuSn₄ + β -Sn] $\leftrightarrow L$ von 217 °C aufgeschmolzen sind. Das frühe Aufschmelzen ist also der Reaktion [AuSn₂ + β -Sn] $\leftrightarrow L$ bei 207 °C zuzuschreiben.



Abbildung 40: DSC-Graf von nicht umgeschmolzenen, nicht ausgelagerten galvanischen Au/Sn-Bumps nach der in Tabelle 1 dargestellten thermischen Vorbehandlung. Dargestellt ist der in Tabelle 3 beschriebene Schritt 7

Das Größenverhältnis der beiden Peaks bei 207 °C und 217 °C (der Peak des metastabilen Eutektikums ist nur etwa halb so hoch wie der des stabilen Eutektikums) zeigt allerdings auch, dass sich in vielen Bumps bereits beim Aufheizen auf den untersuchten Temperaturbereich die AuSn₄-Phase gebildet haben muss.

Der Nachweis des Schmelzens eines metastabilen Eutektikums bei 207 °C ist für die Prozesstechnik wichtig. Dadurch kann nun ausgeschlossen werden, dass ein Fehler in der Temperaturmessung oder aber eine Schmelzpunkterniedrigung durch Verunreinigungen in den Bumps vorliegt, wenn beim Umschmelzen vorher nicht ausgelagerter Bumps ein Aufschmelzen unterhalb der Temperatur des zinnreichen Eutektikums von 217 °C zu erkennen ist. Das Aufschmelzen von Bumps bei 207 °C ist in zahlreichen Versuchen beobachtet worden.

4.2 Untersuchung der intermetallischen Phasen und des Kirkendall-Effektes in galvanischen Au/Sn-Bumps

Wie bereits in mehreren Publikationen beschrieben (siehe Kapitel 3.2) kommt es auf der Sn-reichen Seite im System Au/Sn zur Bildung von Poren infolge des Kirkendall-Effektes. In Abbildung 41 ist eine SEM-Aufnahme eines Au/Sn-Bumps im Querschliff gezeigt, der nach der galvanischen Abscheidung für mehrere Monate bei Raumtemperatur gelagert wurde, bevor der Querschliff und die SEM-Aufnahmen angefertigt wurden. Neben den intermetallischen Phasen AuSn, AuSn₂ und AuSn₄ ist zwischen dem Au und der AuSn-Phase ein zusammenhängender Saum von Kirkendall-Poren zu sehen, der sich über den gesamten Querschnitt des Bumps ausgebildet hat.



Abbildung 41: SEM-Aufnahme eines Querschliffs eines Au/Sn-Bumps nach mehreren Monaten Lagerung an RT

In Abbildung 42 ist ein Sekundärelektronen-Bild einer Probe dargestellt, die nach der galvanischen Abscheidung bei Raumtemperatur für etwa 3 Jahre gelagert wurde, bevor sie mit dem Focused Ion Beam (FIB) mit Galliumionen präpariert wurde. Dargestellt ist die AuSn-Phase, die auf der Unterseite an Gold und oben an die AuSn₂-Phase anschließt. Durch Anwendung der FIB-Präparation lässt sich die spezielle Form der Kirkendall-Poren sehr deutlich erkennen. Sie sind lang gestreckt und münden teilweise

in spitzen Winkeln. Die längliche Form der Poren ist ein Hinweis darauf, dass die Oberflächenenergie der Poreninnenseite niedrig ist. Wie weiter unten durch Transmissionselektronenmikroskopie (TEM) und EDX nachgewiesen wird, sind die Poren innen oxidiert und somit sind die niedrige Oberflächenenergie und die damit einhergehende besondere Form der Poren zu erklären.

Die Korngrenzen in der AuSn-Phase sind ebenfalls deutlich zu erkennen. Außerdem ist eine Substruktur in der AuSn-Phase sichtbar. Diese tritt in Bumps, die bei erhöhter Temperatur ausgelagert wurden, ausgeprägter in Erscheinung. Das Erscheinen dieser Substrukturen gab weiteren Anlass dazu, TEM-Untersuchungen durchzuführen (siehe unten).



Abbildung 42: Sekundärelektronen-Bild eines mittels Focused Ion Beam (FIB) präparierten, galvanisch abgeschiedenen Au/Sn-Bumps nach mehr als 3 Jahren Lagerung an RT

Geht man davon aus, dass das Phasenwachstum, wie in den oben besprochenen Literaturstellen von Hugsted /45/ und Gregersen /46/ dargelegt ist, bei RT hauptsächlich durch Korngrenzendiffusion des Goldes bestimmt ist, dann lässt sich schlussfolgern, dass Goldatome durch die AuSn-Schicht hindurch diffundieren und zwischen dem Gold und der AuSn-Phase Leerstellen hinterlassen, die sich zu Poren akkumulieren. Um zu den Korngrenzen zu gelangen, ist es erforderlich, dass die Goldatome hauptsächlich durch Oberflächendiffusion (Porenoberfläche) vom AuSockel des Bumps durch Diffusion nachgeliefert werden. Die Poren werden immer länger und es verbleiben nur einige wenige Verbindungsstege der AuSn-Phase zum Au übrig. Manche Stege schnüren sich stark ein, reißen schließlich vollständig ab und auf der Goldseite verbleiben Inseln aus der AuSn-Phase.

Mit weiteren Proben wurden ebenfalls Analysen an Querschliffen und FIB-Schnitten sowie TEM-Untersuchungen durchgeführt. Die in Abbildung 43 dargestellte Probe wurde bei 200 °C für 1 h ausgelagert, nachdem sie vorher mehr als 3 Jahre lang bei Raumtemperatur gelagert worden war. In der AuSn₂-Phase kann man die Korngrenzen schwach erkennen. Die weißen horizontal verlaufenden Schlieren auf der AuSn-Phase sind Artefakte, die vom chemischen Polieren herrühren. Die AuSn₄-Phase zeigt wieder die schon beschriebenen Substrukturen.



Abbildung 43: SEM-Aufnahme eines Au/Sn-Bumps, der bei 200 °C für 1 Stunde ausgelagert worden war. Die ursprüngliche Zinnschichtdicke betrug etwa 12 µm

Die ehemals lang gestreckten Kirkendall-Poren an der Grenzfläche zwischen dem Au und der AuSn-Phase haben sich eingeformt, zeigen aber immer noch spitze Winkel – ein weiterer Hinweis darauf, dass auch in diesem Fall die Poren innen oxidiert sind. Fasst alle Poren sind vollständig von der AuSn-Phase umhüllt. Dies ist ein Hinweis darauf, dass auch Diffusion von Sn-Atomen, wenn auch in geringem Maße, zum Phasenwachstum beiträgt. Eine weitere Probe wurde zwei Stunden lang bei 200 °C ausgelagert, bevor sie mit dem FIB präpariert wurde. Auch diese Probe wurde vor dem Auslagern 3 Jahre lang bei RT gelagert. Sekundärelektronen-Aufnahmen dieser Probe sind in Abbildung 44 dargestellt. Oben links ist ein Ausschnitt dargestellt, der Au, die Au₅Sn- und die AuSn-Phase zeigt. In der Au₅Sn-Phase lassen sich Korngrenzen erkennen. Die AuSn-Phase zeigt eine ausgeprägte lamellenartige Substruktur. In der oben rechts dargestellten Aufnahme ist eine Pore zu sehen, die vollständig von der AuSn-Phase umhüllt ist. Das Bild unten links zeigt den Übergang zwischen der AuSn-Phase und der AuSn₂-Phase. Zur AuSn₂-Phase hin werden die Lamellen in der AuSn-Phase deutlich kürzer. Die AuSn₂-Phase zeigt eine feinkörnige Struktur. Im Bild unten rechts ist die AuSn₄-Phase dargestellt, ebenfalls mit einer erkennbaren Substruktur.



Abbildung 44: SEM-Aufnahmen eines Au/Sn-Bumps nach Präparation mittels FIB, der vorher bei 200 °C für 2 Stunden ausgelagert worden war. Die ursprüngliche Dicke der Zinnschicht betrug 12 μ m

In Abbildung 45 und in einem Ausschnitt dieses Bildes in Abbildung 46 sind SEM-Aufnahmen eines FIB-Schnittes, der senkrecht in einen Querschliff eines Au/Sn-Bumps hineingelegt wurde, dargestellt. Der Bump wurde bei 200 °C für 48 Stunden ausgelagert. Diese Probe war vor der Auslagerung ebenfalls mehr als 3 Jahre lang an RT gelagert worden.

Zunächst ist festzustellen, dass die Phasenbildung soweit fortgeschritten ist, dass nicht nur das Sn, sondern auch die $AuSn_4$ - und die $AuSn_2$ -Phase vollständig in die AuSn-Phase umgewandelt worden sind. Die Bumps bestehen nur noch aus den intermetallischen Phasen AuSn und Au₅Sn sowie Au. Während sich in der Au₅SnPhase Korngrenzen erkennen lassen, erscheint die AuSn-Phase zwar wieder mit der lamellenförmigen Substruktur, Korngrenzen sind jedoch nicht sichtbar, was darauf hindeutet, dass in der AuSn-Phase Kornwachstum stattgefunden hat.



Abbildung 45: SEM-Aufnahme eines Au/Sn-Bumps nach Präparation mittels FIB, der bei 200 °C für 48 Stunden ausgelagert worden war. Die ursprüngliche Dicke der Zinnschicht betrug 12 μ m



Abbildung 46: Ausschnitt aus Abbildung 45. Die AuSn-Phase zeigt eine lammellenartige Substruktur

Es sind nur wenige Kirkendall-Poren vorhanden, die in der Au₅Sn-Phase eingebettet vorliegen. Die Poren sind an ihrer Oberfläche mit mindestens einer Schicht bedeckt. Diese Schicht findet sich auch außerhalb der Pore. Daraus lässt sich erstens ableiten,

dass sich die Poren teilweise während des Auslagerns geschlossen haben müssen. Zweitens ist die Tatsache, dass sich diese Schicht auch außerhalb von Poren findet, ein Hinweis darauf, dass es sich nicht um ein durch die FIB-Präparation verursachtes Artefakt handelt, das auf den Niederschlag des durch die Galliumionen abgetragenen Materials zurückgeführt werden könnte.

Um die in den Querschliffen und mittels FIB präparierten Substrukturen und die innere Schicht der Kirkendall-Poren genauer zu untersuchen, wurden an mittels FIB herausgetrennten Lamellen TEM-Untersuchungen von der Bundesanstalt für Materialforschung und -prüfung (BAM) in Berlin durchgeführt. Außerdem sollte mittels Elektronenbeugung die Existenz der verschiedenen Phasen bestätigt werden. Zwei der oben gezeigten Proben wurden mit dem TEM untersucht – die für zwei Stunden und die für 48 Stunden jeweils bei 200 °C ausgelagerten Proben.

Mit dem Elektronenbeugungsverfahren SAED (Selected Area Electron Diffraction) wurden die in Kapitel 3.2 beschriebenen Kristalldaten der Phasen Au₅Sn, AuSn, AuSn₂ und AuSn₄ bestätigt. Nur die Untersuchung der Au₉Sn-Phase brachte keine eindeutigen Ergebnisse. Da mittels EDX-Analyse eine Konzentration gemessen wurde, die der Au₉Sn-Phase entspräche, ist es denkbar, dass sich die Au₉Sn-Phase bei Auslagerungstemperatur bildet und wächst und beim Abkühlen auf RT in die Au₅Sn-Phase und Au zerfällt. In dem in Abbildung 2 dargestellten Phasendiagramm ist die Au₉Sn-Phase zwar bei RT als stabil dargestellt. Andere veröffentlichte Phasendiagramme weisen den Au-reichen Bereich jedoch als unsicher aus, geben aber deren Existenzbereich jenseits der 200 °C an. Letztlich konnten die Untersuchungen nicht zeigen, ob sich die Au₉Sn-Phase gebildet hat.

Die in Abbildung 46 zu erkennende innere Schicht der Pore wurde von der BAM mittels EDX-Analyse an einer mit dem FIB heraus getrennten Lamelle untersucht. In dieser Schicht wurde Sauerstoff nachgewiesen. Es ist also wahrscheinlich, dass es sich bei dieser Schicht um Zinnoxid handelt. Es ist anzunehmen, dass diese Oxidschicht bei Lagerung an RT entstanden ist. Damit dies passieren konnte, müssen die Poren so miteinander verbunden gewesen sein, dass Sauerstoff bis ins Innere des Poren-Saums eindringen konnte und die innere Oberfläche der Poren oxidierte. Dass es zwischen dem Au und den Sn-reichen Phasen zur Bildung einer offenen Porosität kommt, konnte durch einen Versuch nachgewiesen werden, in dem ein flüssiger aushärtbarer fluoreszierender Kunststoff außen angebracht wurde, anschließend in die Poren hinein floss und im Bumpinnern in den Poren in Querschliffen wiederzufinden war. Da die Poren innen oxidiert sind, bleiben sie auch nach Auslagerung über lange Zeiträume bei erhöhten Temperaturen erhalten, können also beim Beobachten des Wachstums der Au₅Sn-Phasen als Marker dienen und somit dazu beitragen herauszufinden, ob Au- oder Sn-Atome maßgeblich zum Wachstum der Au₅Sn-Phase beitragen. Abbildung 47 und in einem Ausschnitt Abbildung 48 zeigen einen Querschliff durch einen Au/Sn-Bump, der 1000 Stunden bei 200 °C ausgelagert wurde.



Abbildung 47: SEM-Aufnahmen eines Querschliffs eines Au/Sn-Bumps, der für 1000 h bei 200 °C ausgelagert wurde. Die ursprüngliche Zinnschichtdicke betrug etwa 10 μ m

Es ist zum einen zu erkennen, dass die oben diskutierten Poren nach dieser Auslagerung in der Au₅Sn-Phase eingebettet vorliegen. Zum zweiten sind weder an der Grenze der Au₅Sn-Schicht zum verbliebenen Au noch an der Grenze zur AuSn-Phase neue Kirkendall-Poren zu sehen. Das Wachstum der Au₅Sn-Schicht verursacht also nicht die Bildung neuer Kirkendall-Poren. Der Saum an Kirkendall-Poren in der Au₅Sn-Phase besitzt einen Abstand im Verhältnis von etwa eins zur AuSn-Phase zu vier zum Au. Der an der gezeigten Probe ermittelte Messwert beträgt $1: 4,4 (\pm 0,7)$. Trotz des geringen Unterschieds im Kontrast von Au und der Au₅Sn-Phase im SEM-Bild ist anhand der Oberflächenbeschaffenheit, das heißt anhand von Kratzern und der Rauhigkeit, der Verlauf der Grenze zwischen dem Au und der Au₅Sn-Phase zu erkennen. Bei dickeren Schichten können lichtmikroskopische Aufnahmen herangezogen werden, in denen sich Au und Au₅Sn im Kontrast deutlich unterscheiden. Die Lage der Kirkendall-Poren in der Au₅Sn-Phase lässt den Schluss zu, dass, anders als bei den Sn-reichen Phasen, das Wachstum der Au₅Sn-Phase hauptsächlich durch die Diffusion von Sn-Atomen bestimmt ist. Finden an den

Grenzflächen AuSn/Au₅Sn und Au₅Sn/Au die in Abbildung 49 dargestellten Reaktionen statt, so wird klar, dass bei stark überwiegender Diffusion der Sn-Atome von der AuSn-Phase durch die Au₅Sn-Phase in Richtung zum Au-Sockel bei Bildung eines Volumenanteils Au₅Sn an der oberen Grenzfläche vier Volumenanteile Au₅Sn an der unteren Grenzfläche gebildet werden müssen. Das bedeutet, dass die Phase oberhalb des Porensaums viermal langsamer wächst als unterhalb des Saums.



Abbildung 48: SEM-Aufnahmen eines Querschliffs eines Au/Sn-Bumps, der für 1000 h bei 200 °C ausgelagert wurde. Die ursprüngliche Zinnschichtdicke betrug etwa 10 µm



Abbildung 49: Schematische Darstellung des Reaktionsablaufs an den Grenzflächen und der Diffusion von Sn-Atomen durch die Au₅Sn-Phase

Anhand verschiedener Proben wurde die Dicke der Au₅Sn-Phasen ausgemessen. In allen Fällen sind Au und Sn galvanisch und Au im Überschuss abgeschieden worden. Hier diskutiert werden die Ergebnisse von Proben, die einen Goldsockel von etwa 30 µm besaßen. Untersucht wurden Au/Sn-Bumps mit einer Ausgangsdicke der Zinnschicht von 5 µm, 10 µm und 15 µm. In Abbildung 50 sind die gemessenen Schichtdicken der Au₅Sn-Phase über der Auslagerungszeit in parabolischer und doppelt logarithmischer Darstellung für Proben unterschiedlicher Zinnschichtdicke bei zwei verschiedenen Auslagerungstemperaturen von 150 °C und bei 200 °C dargestellt.



Abbildung 50: Parabolische und doppelt logarithmische Auftragung der Dicke der Au₅Sn-Schicht in Abhängigkeit der Auslagerungstemperatur (150 °C und 200 °C) und der anfängliche Zinnschichtdicke (5 μ m, 10 μ m und 15 μ m)

Die Au/Sn-Bumps mit 10 μ m und 15 μ m dickem Zinn hatten einen Durchmesser von 180 μ m, während die Proben mit 5 μ m dicker Zinnschicht 100 μ m im Durchmesser

maßen. Der erste dargestellte Messwert entstammt jeweils der Probe, auf der das Sn und die Sn-reichen Phasen AuSn₄ und AuSn₂ vollständig in die AuSn-Phase umgewandelt worden waren. Die Au₅Sn-Phase wächst erst dann merklich, wenn die Sn-reichen intermetallischen Phasen vollständig in die AuSn-Phase umgewandelt worden sind. Sobald sie nicht mehr im Verbund mit anderen Phasen zusammen wächst, erhöht sich die Wachstumsgeschwindigkeit der Au₅Sn-Phase sprunghaft. Die Zeitspanne, die vergeht, bis alleinig das Wachstum der Au₅Sn-Phase zu beobachten ist, steigt mit dickeren Zinnschichten und mit sinkender Auslagerungstemperatur. So war dies bei den bei 150 °C ausgelagerten Proben mit einer 10 µm dicken Zinnschicht erst nach 100 Stunden der Fall. Bei Proben, die bei 100 °C ausgelagert worden waren, war die AuSn-Schicht bei der Probe mit einer anfänglichen Zinnschicht von 5 µm nach 1000 h durchgewachsen und die Au₅Sn-Schicht etwa 1 µm dick.Es muss hier angemerkt werden, dass die Ermittlung der Werte durch mehrere Fehlerquellen begleitet wurde: Zum einen stammen die Messergebnisse alle von einzelnen Bumps, wobei die Schichtdicke im Querschliff mittels SEM ausgemessen wurden. Außerdem wächst die Au₅Sn-Schicht auch am Rande der Bumps aufgrund von Oberflächendiffusion in horizontaler Richtung (siehe Abbildung 47). Drittens sind die Phasendicken schwer auszumessen, da sie in einer stark unebenen Form wachsen, und viertens lässt sich die Au₅Sn-Schicht im SEM vom Goldsockel nur schwer unterscheiden.

Beim Vergleich der Verläufe des Schichtdickenwachstums der Au₅Sn-Phase fällt zunächst auf, dass bei den beiden bei 200 °C ausgelagerten Varianten mit 5 μ m und 10 μ m Ausgangsdicke der Sn-Schicht die Messwerte weder in der parabolischen noch in der doppelt logarithmischen Darstellung alle auf einer Gerade zu liegen kommen. Die Werte nach 1000 Stunden Auslagerung liegen deutlich zu niedrig, um das parabolische Wachstumsgesetz nach Gleichung 1 oder auch ein anderes anwenden zu können. Hier muss noch angemerkt werden, dass bei der Probe, die 1000 h lang bei 200 °C ausgelagert wurde und eine Zinnschicht von 5 μ m Dicke im Ausgangszustand hatte, die Au₅Sn-Phase vollständig durchgewachsen war, der tatsächliche Wert bei eintausend Stunden also höher liegen könnte. Die drei Werte der Probe mit 15 μ m Sn liegen dicht bei den Werten der Probe mit 10 μ m Sn, vor allem wenn man berücksichtigt, dass es bei der Probe mit der dickeren Zinnschicht deutlich länger dauerte, bis die AuSn-Phase durchgewachsen war. Der Wert nach 1000 h Auslagerung wurde für die Probe mit 15 μ m Sn nicht bestimmt.

Ein weiterer Grund, warum das Bestimmen von Wachstumskonstanten für die Au₅Sn-Phase aus den vorliegenden Messergebnissen problematisch ist, entstammt der Tatsache, dass die Wachstumsgeschwindigkeit der Au₅Sn-Phase von der Ausgangszinnschichtdicke abzuhängen scheint. Außer der Dicke der Zinnschicht ist noch der Probendurchmesser der Proben verschieden. Die Proben mit der dünneren Zinnschicht von 5 μ m messen nur 100 μ m im Durchmesser im Vergleich zu 180 μ m der Proben mit 10 μ m und 15 μ m dickem Zinn.

Dass die Wachstumsgeschwindigkeit nicht dem parabolischen Gesetz folgt, könnte darin begründet liegen, dass sich durch Kornwachstum die Anzahl der Korngrenzen während des Auslagerns verringert. Findet die Diffusion vorrangig über die Korngrenzen statt, so wird das Phasenwachstum durch die Verringerung der Korngrenzendichte verlangsamt.

Auffällig ist aber außerdem, dass die Au₅Sn-Phase bei derselben Auslagerungs-Temperatur von 200 °C bei Proben, die eine Zinnschichtdicke im Ausgangszustand von 5 μ m hatten, sehr viel schneller wächst als bei denen, deren Zinnschicht 10 μ m und 15 μ m dick war. So bemisst sich die Au₅Sn-Schicht nach 100 Stunden Auslagerung bei 200 °C zu etwa 16 μ m bei der Probe mit anfänglich 5 μ m Zinn und zu etwa 9 μ m bei der Probe mit 10 μ m Zinn. Mit der Tatsache, dass die Zeit bis zum Erreichen des Zustandes, an dem das AuSn die zinnreichere Phase vollständig konsumiert hat, mit zunehmender Zinnschichtdicke ansteigt, lassen sich die deutlichen Unterschiede in den Phasendicken der beiden bei 200 °C ausgelagerten Probenvarianten mit 5 μ m und 10 μ m Sn nicht erklären. Auch wenn man die Inkubationszeit in der Berechnung der Wachstumskonstanten bei gleichzeitigem Weglassen der Werte bei 1000 Stunden berücksichtigen würde, unterschieden sich ihre Werte etwa um den Faktor vier.

Dass bei dünnen Zinnschichten im Ausgangszustand das Phasenwachstum so viel schneller erfolgt, könnte damit zu erklären sein, dass die mechanischen Spannungen, die durch die AuSn-Schicht in der Au₅Sn-Schicht hervorgerufen werden, bei sehr dünnen AuSn-Schichten merklich niedriger sind als bei dickeren. Es wäre möglich, dass entweder diese Spannungen direkt die Diffusionsströme beeinflussen, oder aber durch die höheren Spannungen das Kornwachstum im Au₅Sn beschleunigt und damit indirekt das Phasenwachstum verlangsamt würden. Die Tatsache, dass die Proben mit den dünneren Zinnschichten auch geringer im Durchmesser waren, könnte diesen Effekt verstärken. Andererseits könnte den unterschiedlichen man aus Bumpdurchmesser auch eine andere Erklärung ableiten. Da das Oberflächen-Volumen-Verhältnis mit kleinerem Durchmesser steigt, und offenbar, wie in Abbildung 47 deutlich wird, Oberflächendiffusion beim Schichtwachstum eine

wesentliche Rolle spielt, ist es denkbar, dass der Anteil der über die Oberfläche der Bumps diffundierenden Atome die deutlich größeren Schichtdicken bei den kleineren Bumps mit gleichzeitig niedrigerer Ausgangszinnschichtdicke begründet.

Des Weiteren wurden durch die an der BAM durchgeführten TEM-Untersuchungen auch Hinweise darauf gefunden, wie die Substrukturen, z.B. die lamellenartige Ausbildung der AuSn-Phase, zu erklären sind. TEM-Aufnahmen der AuSn-Phase von einer mittels FIB aus einem 48 Stunden lang bei 200 °C ausgelagerten Bump herausgetrennten TEM-Lamelle sind in Abbildung 51 dargestellt. In der links dargestellten Übersichtsaufnahme lässt sich eine lamellenartige Struktur erkennen, die von der Breite der Lamellen bzw. ihrer Periodizität von 50 nm in etwa denen der mittels SE-Aufnahme erkennbaren Lamellenstruktur entspricht (siehe Abbildung 46). Um diese Struktur im TEM sichtbar zu machen, war es notwendig, die Probe zu kippen. In der rechts dargestellten Aufnahme höherer Vergrößerung lässt sich erkennen, dass diese Lamellen von einer weiteren lamellenartigen Struktur überlagert sind, wobei diese Lamellen einen Abstand von nur wenigen Nanometern (ca. 5 nm) haben.



Abbildung 51: TEM-Aufnahmen der AuSn-Phase nach 48 Stunden Auslagerung bei 200 °C

Die Untersuchung der AuSn-Phase der für 2 Stunden bei 200 °C ausgelagerten Probe brachte vergleichbare Ergebnisse. Hier wurden außerdem SAED-Bilder erzeugt und indiziert. In Abbildung 52 sind ein TEM-Bild und ein indiziertes SAED-Bild des weiß markierten Bereichs der AuSn-Phase dargestellt. In dem Beugungsbild dieser Probe lassen sich durch Einstellen der [100]-Richtung deutlich Satellitenreflexe erkennen. Es stellt sich nun die Frage, wie es zu der Erscheinung der lamellenartigen Struktur einer Periodizität von etwa 5 nm kommen kann und wie diese mit den Streifenkontrasten einer Periodizität von etwa 50 nm in Verbindung steht. Satellitenreflexe können durch Ausscheidungen, periodische Schwankungen im Abstand der Kristallebenen oder in der Zusammensetzung, kristallographische Gleitebenen, Zwillinge oder Versetzungen hervorgerufen werden. Das Auftreten von Satellitenreflexen in Verbindung mit den Streifen einer Periodizität von 5 nm bedeutet, dass die Ordnung des Kristallgitters gestört ist.



Abbildung 52: TEM-Bild der hexagonalen AuSn-Phase der für 2 Stunden bei 200 °C ausgelagerten Probe und indiziertes SAED-Bild aus markiertem Bereich

Wie für das Cu-Au-System beispielsweise in /96/ beschrieben, ist es möglich, dass sich Antiphasendomänen ausbilden, die durch Antiphasengrenzen voneinander getrennt sind (APB, Anti Phase Boundaries) und die Translationssymmetrie des Kristallsystems stören. In der Phase AuCu II, die in einem Temperaturbereich zwischen 385 und 415 °C stabil ist und ein flächenzentriertes Gitter besitzt, ordnen sich die Au- und Cu-Atome jeweils abwechselnd flächenhaft an. Diese Ordnung ist aber durchschnittlich alle 5 Elementarzellen durch die Bildung von Antiphasengrenzen unterbrochen. Es handelt sich dabei um eine Störung in der Reihenfolge der Atome bei unveränderter Gittergeometrie. Tritt diese Störung streng periodisch auf, führt das dazu, dass sich eine Überstruktur ausbildet. Für solche Fälle ist auch der englische Begriff "commensurate" gebräuchlich. Sind diese Modulationen nicht streng periodisch ein ganzzahliges Vielfaches der Einheitszelle, so wird die Struktur als "incommensurate" bezeichnet. Die AuCu II- Phase gehört der letzteren Kategorie an. Das Au/Cu-System lässt sich zwar nicht einfach auf das Au/Sn-System übertragen. Es zeigt aber, dass es möglich ist, dass sich innerhalb intermetallischer Phasen

Überstrukturen bilden können, die eine Erklärung für Erscheinungen wie Lamellenbildung sind.



Abbildung 53: TEM-Aufnahme der für 2 Stunden bei 200 °C ausgelagerten Probe. Übergang zwischen $AuSn_2$ - und $AuSn_4$ -Phase mit den SAED-Bildern

Wie sich die atomare Struktur der AuSn-Phase genau darstellt, lässt sich mit den angewendeten Untersuchungsmethoden nicht sagen. Überstrukturen werden hauptsächlich mit einer Kombination aus Röntgen- und Elektronenbeugungsverfahren sowie hochauflösendem TEM untersucht – aufwändige Analysemethoden, die für diese Untersuchung nicht zur Verfügung standen. Die Tatsache, dass es neben der Lamellenstruktur einer Periodizität von etwa 5 nm eine zweite von etwa 50 nm gibt, die sowohl in Sekundärelektronen-Bildern an mittels FIB präparierten Proben als auch mittels TEM zu sehen ist und die der Ausgangspunkt der Untersuchungen war, ist nicht eindeutig zu erklären. Es ist jedoch anzunehmen, dass die breiteren Lamellen

durch Überlagerung der schmalen Lamellenstrukturen entstehen und somit ebenfalls darauf zurückzuführen sind, dass sich Überstrukturen im Kristallgitter der AuSn-Phase bilden.

In Abbildung 53 ist eine TEM-Aufnahme dargestellt, die den Übergang zwischen den beiden orthorhombischen Phasen $AuSn_2$ und $AuSn_4$ und die Beugungsbilder der beiden Phasen zeigt. Das SAED-Bild der $AuSn_4$ -Phase der für 2 Stunden bei 200 °C ausgelagerten Probe zeigt ebenfalls Satellitenreflexe. Die Gitterkonstanten der intermetallischen Au/Sn-Phasen sind in Tabelle 2 aufgelistet. Eine TEM-Aufnahme der Au₅Sn-Phase, die sich nach zweistündiger Auslagerung bei 200 °C zwischen dem Au und der AuSn-Phase gebildet hatte, ist in Abbildung 54 mit dem dazugehörigen SAED-Bild dargestellt. Die Kristallite haben eine Größe von etwa 1 μ m.





SAED-Bild der Au₅Sn-Phase

Abbildung 54: TEM-Bild der Au₅Sn-Phase mit SAED-Bild

Zusammenfassend kann Folgendes festgehalten werden: Zum einen wurden lamellenartige Morphologien unterschiedlicher Periodizität in der AuSn-Phase festgestellt, die durch Überstrukturen im Kristallgitter erklärt wurden. Zum anderen wurde gezeigt, dass die Kirkendall-Poren innen oxidieren können. Während die erste Beobachtung nicht unmittelbar Auswirkungen auf die Prozesstechnik hat, kann man aus der zweiten schließen, dass es sinnvoll ist, Au/Sn-Bumps entweder rasch nach der Galvanik durch Umschmelzen oder Löten zu verarbeiten oder so auszulagern, dass das Zinn und die zinnreichen intermetallischen Phasen $AuSn_2$ und $AuSn_4$ vollständig in die beiden goldreichern Phasen AuSn und Au₅Sn umgewandelt werden. Da durch das Auslagern viele kleine Poren zu wenigen großen Poren koagulieren, kann damit verhindert werden, dass sich im Innern der Bumps Oxidschichten bilden, die die Haftung der oberen Schichten auf dem Goldsockel verschlechtern oder beim Umschmelzen zu Porenbildung führen können. Das Wachstum der Au₅Sn-Phase verursacht keine Kirkendall-Poren.

4.3 Einfluss der Bumpgröße auf das Umschmelzen und die Flip-Chip-Kontaktierung

Um den Einfluss der Größe, Geometrie und Zusammensetzung von Au/Sn-Bumps beurteilen zu können wurden Untersuchungen zum Umschmelzen und Flip-Chip-Löten mit Bumps unterschiedlicher Größe durchgeführt, deren Ergebnisse in diesem Kapitel vorgestellt und diskutiert werden.

4.3.1 Umschmelzversuche an Au/Sn-Bumps verschiedener Durchmesser mit Goldüberschuss

In einer Versuchsreihe wurden Umschmelzversuche an Bumps mit Goldüberschuss verschiedener Durchmesser durchgeführt. Außerdem wurden mit so hergestellten Au/Sn-Bumps Flip-Chip-Lötungen realisiert. Für die Versuche standen Testchips und Testsubstrate aus Silizium zur Verfügung, deren Design in Kapitel 4.3.2 beschrieben ist. Chips und Substrate hatten eine Aluminiumleiterstruktur und durch Siliziumnitritpassivierung begrenzte Pads, über die eine 3 µm dicke Goldschicht als lötbare Schicht galvanisch abgeschieden wurde.

Für die Umschmelzversuche wurden Bumps der Durchmesser 15, 20, 30, 50, 75 und 100 μ m verwendet. Das galvanische Abscheiden erfolgte wie in Kapitel 3.4 beschrieben. Alle Bumps hatten nach der Galvanik eine Zinnschicht von 6 μ m Dicke über der etwa 30 μ m dicken Goldschicht. Nach dem Abscheiden wurden die Proben bei 200 °C für 4 Stunden ausgelagert. Nach der Auslagerung wurden die Bumps in Glycerin umgeschmolzen.

SEM-Aufnahmen der sechs Bumps sind in Abbildung 55 dargestellt. Bei Bumps mit einem Durchmesser von 15 μ m hat das flüssige Lot das Gold seitlich benetzt. Nur noch wenig eutektisches Gefüge ist an den Bumpseiten zu erkennen. Die Bumpspitze hat sich vollständig in die Au₅Sn-Phase umgewandelt. Dieser Bump ist für nachfolgende Lötungen unbrauchbar, da die Au₅Sn-Phase bis oberhalb 500 °C im festen Zustand verbleibt. Bei einem Durchmesser von 20 μ m bildete sich ein Kranz aus eutektischem Gefüge und der Au₅Sn-Phase um den Goldsockel herum. Das Ausmaß des seitlichen Benetzens und der Umwandlung in die Au₅Sn-Phase nimmt mit kleiner werdendem Bumpdurchmesser und höher werdendem Au-Sockel zu.



Bump-Durchmesser 75 μm

Bump-Durchmesser 100 μm

Abbildung 55: Au/Sn-Bumps unterschiedlicher Durchmesser nach dem Umschmelzen. Die ursprüngliche Zinnschichtdicke betrug bei allen Bumps etwa 6 μ m

Auch bei Bumps mit einem Durchmesser von $30 \,\mu\text{m}$ bildete sich ein Kranz aus Eutektikum und Au₅Sn-Phase um das verbliebene Gold. Auf der Bumpoberseite ist eutektisches Gefüge mit einer maximalen Dicke von etwa 4 μ m erkennbar.

Ab einem Durchmesser von 50 μ m bildete sich eine sphärische Lotkappe auf dem Goldsockel aus, seitliche Benetzung tritt kaum mehr auf. Bei den Bumps von 50, 75 und 100 μ m Durchmesser ist der Großteil des eutektischen Gefüges auf der Bumpoberseite verblieben.

In einer weiter führenden Arbeit von Yu et al. /97/ konnte gezeigt werden, dass Bumps mir derselben Sn-Schichtdicke (Proben vom selben Testwafer) ab einem Durchmesser von 40 μ m mehrmals, das heißt bis zu zehn Mal, umgeschmolzen werden können und danach noch ausreichend eutektisches Gefüge für einen anschließenden Lötprozess aufweisen. Bei Bumps von 20 μ m Durchmesser bestand der Bump nach dreimaligem Reflow jedoch nur noch aus Au₅Sn und Au.

4.3.2 Flip-Chip-Lötversuche mit umgeschmolzenen Au/Sn-Bumps verschiedener Durchmesser

Die Test-Chips mit den in Abbildung 55 dargestellten umgeschmolzenen Bumps wurden dann mit den dazugehörigen Substraten durch Löten verbunden. Das Design der Testchips und -substrate zeigt Abbildung 56. Links dargestellt ist das Design für die Bumpdurchmesser von 15, 20 und 30 μ m bei einem Pitch von 50 μ m, rechts das für 50 μ m Bumps und 100 μ m Pitch. Beim ersteren Testaufbau besitzen die Chips je 600 Lötstellen, beim letzteren sind es 360.



Abbildung 56: Grafische Darstellung des verwendeten Testsubstrate für 15, 20 und 30 μ m Bumps (Pitch von 50 μ m) links sowie für 50 μ m Bumps (Pitch 100 μ m) rechts. Die Größe der Chips ist 4,2 mm × 5 mm. Die Messpads der Daisy-Chain- und 4-Punkt-Kelvin-Strukturen befinden sich jeweils rechts

Das Löten erfolgte in einem Reflow-Lötprozess. Die Chips wurden zunächst mit einem Flip-Chip-Bonder auf die jeweiligen Substrate platziert und anschließend in einem Ofen der Bezeichnung SRO 702 der Firma ATV Technologie GmbH in mit Ameisensäure angereicherter N₂-Athmosphäre gelötet.

Alle Lötungen von Chips mit Bumps mit einem Durchmesser von 15 und 20 μ m sind nach dem Lötvorgang wieder von den Substraten abgefallen. Es war kein beziehungsweise nicht genügend eutektisches Lot auf den Bumps vorhanden, um überhaupt eine Verbindung herstellen zu können.

Flip-Chip-Lötungen mit Bumps mit einem Durchmesser von 30 µm zeigten in den elektrischen Tests keine durchgehende Daisy-Chain-Verbindung. In Querschliffen und durch Schertests konnte nachgewiesen werden, dass sich etwa die Hälfte der Bumps nicht mit den entsprechenden Substratpads verbunden hatte und somit offene Lötverbindungen darstellt, wie beispielhaft in Abbildung 57 gezeigt. Das Substratpad wurde trotz vorhandenen Lotrings nicht vom Lot benetzt. Dies ist darauf zurückzuführen, dass aufgrund des wenigen Lotes auf den Bumps kein ausreichender Kollaps zustande kam, um alle Bumps in Kontakt mit den Substratpads zu bringen.



Abbildung 57: SEM-Aufnahme eines Querschliffs durch einen vor dem Löten umgeschmolzenen Au/Sn-Bump mit einem Durchmesser von 30 μm

Aufbauten mit Bumps von 50 μ m im Durchmesser und mehr ließen sich jedoch gut kontaktieren, wie beispielhaft in Abbildung 58 dargestellt. Widerstandsmessungen durch Daisy-Chain-Strukturen zeigten, dass bei drei Testaufbauten mit 50 μ m-Bumps alle 360 Kontakte Verbindung hatten, also 100% Ausbeute erzielt wurde.



Abbildung 58: SEM-Aufnahme eines Querschliffs durch eine Lötverbindung mit $50 \,\mu m$ Durchmesser

Es kann also festgehalten werden, dass bei der Flip-Chip-Kontaktierung von umgeschmolzenen galvanischen Au/Sn-Bumps eine kritische Bumpgröße existiert, unterhalb derer mit Einbußen in der Ausbeute zu rechnen ist. Dieser kritische Bumpdurchmesser liegt zwischen 30 und 50 μ m.

4.3.3 Flip-Chip-Lötversuche mit nicht umgeschmolzenen Au/Sn-Bumps

Um die Tauglichkeit des oben beschriebenen Lösungsansatzes nachzuweisen, dass mit nicht umgeschmolzen Bumps ein besserer Erfolg in der Flip-Chip-Kontaktierung zu erzielen ist als mit umgeschmolzenen Bumps, wurden Chips mit Au/Sn-Bumps mit Durchmessern von 30 μ m und 50 μ m im nicht umgeschmolzenen Zustand direkt nach dem galvanischen Abscheiden und nach Auslagern bei 200 °C für 4 h mit entsprechenden Substraten durch Löten verbunden. In Abbildung 59 ist eine SEM-Aufnahme eines Querschliffs durch Bumps von 30 μ m im Durchmesser nach der galvanischen Abscheidung dargestellt. Die Bumps bestehen aus einem Goldsockel mit einer Zinnschicht darüber und den intermetallischen Phasen AuSn, AuSn₂ und AuSn₄ dazwischen. Wie in Kapitel 4.2 beschrieben, bildete sich auch hier zwischen dem Gold und der AuSn-Phase ein Saum von Kirkendall-Poren.

Das Auslagern der Bumps bei erhöhter Temperatur führt dazu, dass sich die Zinnschicht in intermetallische Phasen umwandelt. Gleichzeitig koagulieren die vielen kleinen Poren und bilden wenigere größere Poren.



Abbildung 59: Au/Sn-Bumps nach dem galvanischen Abscheiden mit einem Durchmesser von etwa 30 $\mu m,$ Pitch 50 $\mu m.$

In Abbildung 60 ist eine SEM-Aufnahme eines Querschliffs durch einen Bump von $50 \,\mu\text{m}$ im Durchmesser dargestellt, der nach dem Abscheiden bei 200 °C für 4 Stunden ausgelagert wurde.



Abbildung 60: SEM-Aufnahme eines Au/Sn-Bumps im Querschliff, der nach der galvanischen Abscheidung für 4 Stunden bei 200 °C ausgelagert wurde

Der Bump besteht oberhalb des Goldsockels aus einer etwa 2 μ m dicken Au₅Sn-Schicht, die im SEM-Bild kaum sichtbar ist aber mittels EDX-Messung nachgewiesen werden konnte, und darüber aus einer etwa 7 μ m dicken Schicht aus der AuSn-Phase. Das Zinn und im weiteren Verlauf die anderen zinnreichen intermetallischen Phasen sind durch Diffusion vollständig in die beiden intermetallischen Phasen AuSn und Au₅Sn umgewandelt worden.

Mit Testsubstraten mit 30 µm-Bumps wurden insgesamt sechs Flip-Chip-Lötungen im oben beschriebenen Reflowlötverfahren hergestellt. Für 3 Aufbauten wurden Bumps verwendet, wie sie aus der Galvanik kamen. Die Bumps für die anderen 3 Aufbauten wurden vor dem Löten in einem Ofen für 4 Stunden bei 200 °C in Luft ausgelagert. Durch Messungen der Daisy-Chain- und 4-Punkt-Kelvin-Strukturen konnte nachgewiesen werden, dass sich bei allen sechs Aufbauten alle 600 Bumps mit der Pad-Metallisierung des Substrats verbunden hatten. In Abbildung 61 ist eine lichtmikroskopische Aufnahme eines Querschliffs einer der Aufbauten, bei dem die Bumps vorher ausgelagert worden waren, dargestellt.



Abbildung 61: Lichtmikroskopische Aufnahme eines Querschliffs eines Aufbaus unter Nutzung von Bumps mit 30 μ m Durchmesser, die vor dem Löten nicht umgeschmolzen, aber für 4 Stunden bei 200 °C ausgelagert wurden

Die Versuche haben gezeigt, dass sich durch Verwendung von nicht umgeschmolzenen Bumps das durch die Geometrie bedingte Ausbeute-Problem der galvanisch erzeugten Au/Sn-Bumps bei einem Bumpdurchmesser von 30 µm lösen bzw. verbessern lässt.

Unter Verwendung von Bumps eines Durchmessers von 50 μ m wurden Versuche zur Flip-Chip-Kontaktierung durchgeführt, wobei die Bumps vor dem Löten mit 4 h, 8 h und 24 h verschieden lange bei 200 °C ausgelagert wurden. Die drei Proben unterschieden sich nach dem Auslagern lediglich in der Dicke der beiden intermetallischen Phasen Au₅Sn und AuSn. Die Au₅Sn-Phase hat nach 4 h Auslagerung eine Dicke von etwa 2,3 μ m, nach 8 h von etwa 3 μ m und nach 24 h eine Dicke von etwa 4,5 μ m erreicht. Die AuSn-Schicht nimmt in den 20 h (zw. 4 h und

24 h Auslagerung) um weniger als 1 μ m in ihrer Dicke ab. Mit jeder Variante wurden drei Flip-Chip-Aufbauten angefertigt. Alle neun Flip-Chip-Lötungen waren zu 100% erfolgreich. Die Länge des Auslagerns hatte keinen Einfluss auf das Lötergebnis. Längeres Auslagern ist bei dieser Sn-Schichtdicke als unkritisch zu betrachten, da die Au₅Sn-Phase so langsam wächst, dass auch noch nach 24 h genügend AuSn-Phase für die eutektische Reaktion zur Verfügung steht.

Die Verwendung von nicht umgeschmolzenen bzw. nicht umgeschmolzenen aber ausgelagerten Bumps ermöglicht den Einsatz von galvanischen Au/Sn-Bumps mit Goldüberschuss bis zu einer Bumpgröße von etwa 30 μ m. Bei kleineren Bumpgrößen (20 und 15 μ m) konnte jedoch auch durch Weglassen des Umschmelzprozesses keine gute Ausbeute erzielt werden.

Ein Ansatz Bumpgrößen von weniger als 30 μ m im Durchmesser mit hoher Ausbeute löten zu können, ist die Verwendung vollständig aufschmelzender Bumps, also Bumps ohne Au-Sockel. Dieser Ansatz wird im folgenden Kapitel behandelt.

Bevor nun vollständig aufschmelzende Bumps betrachtet werden, sei noch angemerkt, dass es sich bei den in Abbildung 58 und Abbildung 61 dargstellten Flip-Chip-Lötungen um Testlötungen handelt mit dem Ziel, die Geometrieeinflüsse der Au/Sn-Bumps zu untersuchen. Das eutektische Lot befindet sich nach dem Löten direkt im Kontakt mit dem TiWN der Substratpads, da das auf der Substratseite abgeschiedene 3 µm dicke Au vollständig im flüssigen Lot aufgelöst wurde. Es kam hier zwar nicht zu Entnetzungen des Au/Sn-Lots auf der TiWN-Metallisierung. Die TiWN-Metallisierung ist jedoch nicht nur aufgrund ihrer schlechten Benetzbarkeit, sondern auch weil Wolfram mit den Elementen Au und Sn kaum bzw. nicht reagiert, als Padmetallisierung ungeeignet. Außerdem konnte nach Temperaturlagerung dieser Aufbauten nach bereits 24 Stunden bei 200 °C die Bildung der intermetallischen Phase Au₃Al nachgewiesen werden, das heißt das TiWN wirkt nach dem Löten nicht als Diffusionsbarriere zwischen der Lötverbindung und dem Aluminiumpad. Als für die Herstellung von Lötkontakten aus Au/Sn-Lot geeignet erweist sich die in Kapitel 4.4.2 untersuchte Pad-Metallisierung aus Ti/Pt/Au.

4.4 Flip-Chip-Lötversuche mit vollständig aufschmelzenden Au/Sn-Bumps auf Ni(Cu)- und Ti/Pt/Au-Metallisierungen

Da mit Au/Sn-Bumps kleiner als 30 µm mit Goldüberschuss nicht mehr mit hohen Ausbeuten gelötet werden kann, werden in diesem Kapitel experimentelle Arbeiten mit vollständig aufschmelzenden Au/Sn-Bumps vorgestellt. Die Zusammensetzung ist eutektisch (AuSn20) oder Sn-reicher als dieses Eutektikum. Ziel ist es insbesondere, mit sehr dünnen Lotschichten Flip-Chip-Kontaktierung realisieren zu können.

Da die TiWN-Schicht vor allem als Haftvermittler und als Sperrschicht fungiert aber nicht als benetzende Metallisierung geeignet ist, wurde der Aufbau der Bumps in mehreren Varianten verändert. Für die Untersuchungen wurden unterschiedliche Testsubstrate entworfen und hergestellt. Ein Testsubstrat besaß in einer ersten Variante eine Ni-Metallisierung mit darunter liegenden Leiterbahnen aus Cu, das an der Reaktion mit dem AuSn20-Lot teilnahm. In einer zweiten Variante desselben Testsubstrats wurden auch die Leiterbahnen aus Ni gefertigt, um eine Reaktion mit dem Cu auszuschließen. Darüber hinaus wurde ein weiteres Testsubstrat hergestellt, das mit einer Ti/Pt/Au-Metallisierung versehen war. Im Folgenden sind die Versuchsergebnisse dieser Untersuchungen dargestellt.

4.4.1 Reaktion des AuSn20-Lots mit Ni und Cu

Um die Reaktionen des AuSn20-Lotes mit einer Ni-Metallisierung und deren Eignung für die Herstellung miniaturisierter Lötverbindungen untersuchen zu können, wurden Testsubstrate entworfen und hergestellt, bei denen das Au/Sn-Lot auf einer Schicht aus Nickel als benetzende Metallisierung abgeschieden wurde /98/. In einer ersten Variante befanden sich Kupferleiterbahnen unter der Ni-Schicht. Silizium diente als Basismaterial sowohl für die Chip- als auch für die Substratseite. Die Anzahl der Lötstellen auf dem 4 mm × 4 mm großen Chip betrug 4908. Die Bumps von 18 μ m Seitenlänge waren in vier Feldern flächig mit einem Pitch von 30 μ m angeordnet. Das Design des Testsubstrats ist auch ausführlich in /99/ beschrieben.

Auf den Silizium-Wafern wurden zunächst TiW und Cu durch Sputtern abgeschieden. Nach einem Lithografie-Schritt (Maske 1) wurden dann Leiterbahnen aus Kupfer von 3 µm Dicke galvanisch abgeschieden. Die Platingbase, das heißt das Cu und das TiW, wurden anschließend selektiv durch Ätzen wieder entfernt, so dass nur die Kupferleiterbahnen übrig blieben. Dann wurden erneut TiW und Cu durch Sputtern abgeschieden. Nach einem weiteren Lithografie-Schritt (Maske 2) wurde dann Nickel 2 µm dick als benetzbare Metallisierung für das Au/Sn-Lot galvanisch abgeschieden, und dann Au und Sn. Dieser Prozess wurde sowohl auf der Chip- als auch auf der Substratseite durchgeführt, mit dem Unterschied, dass auf der Chipseite kein Sn auf dem Au abgeschieden worden ist. Nach der Au/Sn- bzw. Au-Galvanik wurde nach Entfernen des Lacks die Cu-Schicht selektiv geätzt. Dann folgte ein dritter Lithografie-Schritt (Maske 3), in dem die Bumps und die Leiterbahnen mit Lack bedeckt wurden, bevor die TiW-Schicht geätzt wurde. Das TiW bedeckt nun die Kupferleiterbahnen mit dem Ziel, als Lötstopp zu fungieren. Nach wiederholtem Entfernen des Lacks, Sägen und Vereinzeln ist der Herstellungsprozess abgeschlossen.

Eine SEM-Aufnahme des Testsubstrats ist in Abbildung 62 dargestellt. In einem FIB-Schnitt, dargestellt in Abbildung 63, erkennt man den Schichtaufbau der Testsubstrate. Deutlich sichtbar ist die Unterätzung zwischen dem Nickel und dem Kupfer, die während des selektiven Ätzens der zweiten Kupfer-Sputterschicht aufgetreten ist. Außerdem ist das Cu an einigen Stellen nicht von der TiW-Schicht bedeckt. Wie im Folgenden gezeigt wird, hat die TiW-Schicht die gewünschte Funktion, als Lötstopp zu dienen, nicht erfüllt, weshalb der Entwurf der Testsubstrate im weiteren Verlauf derart modifiziert wurde, dass das Cu, welches für die Leiterbahnen verwendet wurde, durch Ni ersetzt wurde, um ein Lösen des Kupfers im Lot zu verhindern.



Abbildung 62: SEM-Aufnahme eines Testsubstrats mit Au/Sn-Bumps von 18 μm im Durchmesser



Abbildung 63: SEM-Aufnahme nach FIB-Präparation eines Au/Sn-Bumps auf der Substratseite. Der Metallisierungsaufbau ist wie folgt: TiW/Cu, Cu, TiW/Cu, Ni, Au und Sn

Auch wenn die Kupferleiterbahnen nicht vollständig mit TiW bedeckt waren, wurden unter Nutzung verschiedener Zusammensetzungen Flip-Chip-Lötversuche mit den Testsubstraten durchgeführt. In keinem Fall wurden die Bumps vor dem Löten umgeschmolzen. Das Löten erfolgte durch Pick & Place und Reflow. Das Platzieren der Chips auf die Substrate erfolgte unter Nutzung des Flip-Chip-Bonders FC150 der Firma Karl Suss. Gelötet wurde in einem Ofen der Bezeichnung SRO 702 der Firma ATV Technologie GmbH in mit an Ameisensäure angereicherter N₂-Atmosphäre, wobei das Heizen durch eine Heizplatte, die durch Infrarotlampen von unten aufgeheizt wird, geschieht. Die Testsubstrate werden auf die Heizplatte gelegt und anschließend im Wesentlichen durch Wärmeleitung durch die Platte von einer Seite geheizt. In den Versuchen konnte gezeigt werden, dass es keinen Unterschied machte, ob die Wärme durch die Substrat- oder die Chipseite eingetragen wurde.



Abbildung 64: Schematische Zeichnung eines Testsubstrats mit Cu-Leiterbahnen und Au/Sn-Lot von eutektischer Zusammensetzung AuSn20

Die erste untersuchte Lotzusammensetzung ist in Abbildung 64 schematisch dargestellt. Insgesamt wurden $6 \,\mu\text{m}$ Au ($5 \,\mu\text{m}$ auf der Substrat- und $1 \,\mu\text{m}$ auf Chipseite) und $4 \,\mu\text{m}$ Sn galvanisch abgeschieden, so dass die Gesamtzusammensetzung dem Eutektikum AuSn20 entsprach. Die Leiterbahnen für die Daisy-Chain-Struktur sind wie oben beschrieben aus Kupfer gefertigt. Gold und Zinn wurden auf $2 \,\mu\text{m}$ dickem Nickel abgeschieden. Die Bumps haben eine Kantenlänge von 18 μm .

Flip-Chip-Lötverbindungen unter Verwendung der in Abbildung 64 dargestellten Testsubstrate sind im Querschliff in Abbildung 65 dargestellt. Es ist deutlich zu erkennen, dass das Lot die Kupferleiterbahnen seitlich benetzt und teilweise Kupfer aufgelöst hat. Dies zeigt, wie oben bereits erwähnt, dass die TiW-Schicht die gewünschte Funktion, als Lötstopp zu dienen, hier nicht erfüllt hat. Die Lötverbindungen bestehen im Wesentlichen aus der Au₅Sn-Phase, die – wie in EDX-Messungen nachgewiesen wurde – merklich Cu gelöst hat. Wie in einer Arbeit von Zakel /75/ zum ternären System Au-Sn-Cu gezeigt wurde, kann die Au₅Sn-Phase bis zu etwa 20 at.-% Cu lösen. Zwischen dieser Phase und der Ni-Metallisierung konnte eine Ni-Sn-Au-Phase nachgewiesen werden, die vermutlich die Ni₃Sn₂(Au)-Phase ist. Diese kann nach Anhöck /71/ bis zu 30 at.-% an Au lösen. Hauptsächlich dadurch, dass die Au₅Sn-Phase soviel Kupfer löst, wobei das Cu hauptsächlich die Au-Atome ersetzt, verschiebt sich die Zusammensetzung des Lotes derart, dass die AuSn-Phase nicht nachweisbar in Erscheinung tritt. Es tritt also eine Verschiebung zu einer deutlich Au-reicheren Zusammensetzung hin ein.

Durch Schertests und Messungen des elektrischen Widerstandes der Daisy-Chain-Strukturen und auch in Querschliffen wurde sichtbar, dass viele Bumps nicht erfolgreich mit der Gegenseite kontaktiert werden konnten. Diese Tatsache ist dadurch zu erklären, dass die Umwandlung des AuSn20-Lots in die Au₅Sn-Phase zur Erstarrung der Lötverbindung schon während des Lötvorganges führt. Es ist davon auszugehen, dass nicht alle Bumps gleichzeitig aufschmelzen. Angenommen eine Lötverbindung bildet sich und erstarrt sofort wieder, noch bevor alle Bumps aufgeschmolzen sind, so kann am Beginn kein Kollaps stattfinden, da die nicht aufgeschmolzenen Bumps als Abstandshalter fungieren. Wenig später fungieren dann die bereits wieder isotherm erstarrten Lötstellen als Abstandshalter, die ihrerseits einen Kollaps verhindern. So ist zu erklären, dass bei Lotzusammensetzungen, die zu rasch isotherm erstarren, keine gute Ausbeute möglich ist.



Abbildung 65: SEM-Aufnahme eines Querschliffs durch Flip-Chip-Lötungen. Auf der Chipseite wurde 1 μ m dick Au und auf der Substratseite 5 μ m Au und 4 μ m Sn abgeschieden, entsprechend der eutektischen Zusammensetzung AuSn20

Um eine zinnreichere Zusammensetzung zu generieren mit dem Ziel, die Bumps länger im flüssigen Zustand zu halten, wurden weitere Versuche mit einer Lotzusammensetzung durchgeführt, die etwa bei 63 wt.-% Au lag. Dies entspricht etwa der Zusammensetzung der AuSn-Phase. Der Schichtaufbau der hierfür verwendeten Testsubstrate ist schematisch in Abbildung 66 dargestellt.



Abbildung 66: Schematische Zeichnung eines Testsubstrats mit Cu-Leiterbahnen und Au/Sn-Lot einer Zusammensetzung von 63 wt.-% Au

Wie in der in Abbildung 67 dargestellten SEM-Aufnahme zu erkennen ist, besteht die Lötverbindung aus der Au₅Sn- und der AuSn-Phase. Auch hier hat also durch die beteiligten Elemente Cu und Ni eine Verschiebung der Zusammensetzung derart stattgefunden, dass die Lötung deutlich Au-reicher erscheint als es den abgeschiedenen Mengen an Au und Sn entsprechen würde. Obwohl sowohl die AuSn- als auch die Au₅Sn-Phase in Erscheinung treten, war auch hier die Ausbeute nicht ausreichend; es waren viel offene Lötstellen zu beobachten.



Abbildung 67: SEM-Aufnahme einer Lötverbindung von 63 wt.-% Au

Ein weiterer Ansatz, das Lötergebnis zu verbessern, war es zu verhindern, dass sich Cu im Lot lösen kann. Hierfür wurde der Entwurf der Testsubstrate derart modifiziert, dass das Kupfer der Leiterbahnen durch Nickel ersetzt wurde. Das Au/Sn-Lot konnte damit direkt auf den Leiterbahnen abgeschieden werden. Der Aufbau eines Testsubstrats ohne Kupferleiterbahn ist in Abbildung 68 schematisch dargestellt.



Abbildung 68: Schematische Zeichnung eines Testsubstrats mit Ni-Leiterbahnen und Au/Sn-Lot von eutektischer Zusammensetzung AuSn20

Eine Flip-Chip-Lötverbindung ist in Abbildung 69 dargestellt. Obwohl hier kein Kupfer in das Lot hinein gelöst wurde, besteht auch hier die Lötverbindung hauptsächlich aus der Au₅Sn-Phase, die vom Ni durch die Ni₃Sn₂-Phase getrennt ist. EDX-Messungen zeigten, dass kaum Ni in der Au₅Sn-Phase gelöst wurde. Die AuSn-Phase tritt auch hier nicht nachweisbar in Erscheinung, obwohl die abgeschiedenen
Schichtdicken an Au und Sn etwa der eutektischen Zusammensetzung AuSn20 entsprachen.



Abbildung 69: SEM-Aufnahme eines Querschliffs einer Au/Sn-Flip-Chip-Lötverbindung. Die auf Chip- und Substratseite abgeschiedenen Mengen an Au und Sn bemessen sich zu 3 μ m beziehungsweise 2 μ m Schichtdicke, entsprechend einer Gesamtzusammensetzung AuSn20

Es ist davon auszugehen, dass sich die Ni₃Sn₂-Phase bereits während des Lötens bildet, das heißt bei Löttemperatur an der Ni-Metallisierung kristallisiert. Mit der Bildung der Ni₃Sn₂-Phase wird die restliche Schmelze an Au reicher, da dem Lot Sn entzogen wird. Die mit fortschreitender Kristallisation der Ni₃Sn₂-Phase kontinuierlich reicher werdende Restschmelze erstarrt vollständig, sobald an Au ihre Zusammensetzung der Au₅Sn-Phase entspricht, auch isotherm. In elektrischen Messungen und durch Untersuchung der Lötverbindungen anhand von Querschliffen wurde festgestellt, dass viele offene Lötstellen vorhanden sind, siehe Abbildung 70. Auch mit den Testsubstraten ohne Cu-Leiterbahnen war demnach die Ausbeute nicht ausreichend. Das Nickel führt zu einer Konzentrationsverschiebung im Lot, das dadurch isotherm erstarrt. Es reicht also nicht aus, zu verhindern, dass sich Kupfer im Lot lösen kann, um die Ausbeute zu erhöhen.



Abbildung 70: SEM-Aufnahme eines Querschliffs eines Au/Sn-Flip-Chip-Lötkontaktes. Die auf Chip- und Substratseite abgeschiedenen Mengen an Au und Sn bemessen sich zu 3 μ m beziehungsweise 2 μ m Schichtdicke, entsprechend einer Gesamtzusammensetzung AuSn20

Ein Lösungsansatz, die Ausbeute für sehr kleine Lötkontakte zu erhöhen, muss folglich darin gesucht werden, eine Metallisierung zu verwenden, die weniger stark bzw. schnell mit dem Lot reagiert. Im Folgenden sind Untersuchungsergebnisse dargestellt, die mit einer Titan-Platin-Gold-Metallisierung erzielt wurden.

4.4.2 Reaktion des AuSn20-Lotes mit Ti/Pt/Au

Um die Reaktion des AuSn20-Lotes mit einer Ti/Pt/Au-Metallisierung testen zu können, wurden spezielle Testsubstrate hergestellt. Die Ti/Pt/Au-Metallisierung wurde durch Sputtern aufgetragen. Während sich die TiWN/Au-Metallisierung selektiv durch Ätzen entfernen lässt, gibt es für die Pt- und die Ti-Schicht keine Möglichkeiten, sie selektiv durch Ätzen zu entfernen. Der Prozess wurde demzufolge so modifiziert, dass die Metallisierung aus Ti, Pt, und Au durch einen Lift-Off-Prozess strukturiert wird, bevor die galvanische Abscheidung der Au/Sn-Bumps erfolgt. Da es aber andererseits notwendig ist, eine Metallisierungsschicht als vollflächige Elektrode, also zur elektrischen Ankontaktierung der Bumps, für die Galvanik zur Verfügung zu stellen, wird zuerst ein Schichtverbund aus 200 nm dickem TiWN und 200 nm dickem Au auf dem Halbleiterwafer vollflächig durch Sputtern abgeschieden. Der im Folgenden in den einzelnen Schritten beschriebene Prozess ist in Abbildung 71 schematisch dargestellt. Dieser Prozess wurde zum Patent angemeldet /100/. Die zuerst durch

Sputtern abgeschiedene TiWN-Schicht dient als Haftvermittler und Diffusionssperre, die Au-Schicht dient dem Stromtransport für die Galvanik. Der im Weiteren durch Sputtern aufgebrachte Schichtverbund aus Ti/Pt/Au dient als benetzbare Schicht und Diffusionssperrschicht unter den Bumps. Das Ti dient zum einen als Haftvermittler und zum zweiten als Diffusionssperrschicht. Das Pt dient nur so lange, bis es sich im Lot gelöst hat, als Sperrschicht. Hauptsächlich soll durch das Pt aber verhindert werden, dass das Ti oxidiert und somit das flüssige Au/Sn-Lot auf ihm entnetzt. Außerdem soll durch das Pt verhindert werden, dass Ti-Atome an die Oberfläche diffundieren und dort eine Titanoxidschicht bilden, womit die Lötfähigkeit verloren gehen könnte. Die Au-Schicht ist eine zusätzliche Schutz- und Benetzungsschicht, die sich bei Kontakt mit dem flüssigen Lot sofort auflöst.

Da flüssiges Lot eine Goldschicht auch unter den Lotdepots und unter der Ti/Pt/Au-Metallisierung beim Löten oder Aufschmelzen auflösen würde, wird die erste Au-Schicht nur auf den Anschlussflächen durch selektives Ätzen wieder entfernt, bevor Ti, Pt und Au aufgetragen werden. Hierzu wird zunächst Photolack aufgebracht und lithografisch so strukturiert, dass auf den Anschlussflächen nach dem Ätzen des Goldes nur eine Schicht aus TiWN verbleibt. An das Ätzen der Au-Schicht schließt sich das Lackstrippen an.

Bevor nun die eigentlich gewünschte UBM aus Ti, Pt und Au abgeschieden werden kann, wird der Wafer ein zweites Mal mit einem Lift-Off-tauglichen Photolack beschichtet und wiederum lithografisch strukturiert, so dass der Lack im Bereich der Pads geöffnet ist. Nun werden Ti, Pt und Au nacheinander durch Sputtern in Schichtdicken von 100 nm Ti, 100 nm Pt und 50 nm Au aufgetragen und anschließend ein Lift-Off-Prozess durchgeführt. Die Pads auf dem Wafer bzw. Substrat sind nun mit einer Schicht aus TiWN, einer weiteren Schicht aus Ti, einer Schicht aus Pt und abschließend einer Au-Schicht bedeckt. Nun wird der dritte lithografische Prozess durchgeführt, in dem Photolack für die Galvanik aufgebracht und strukturiert wird. Danach wird galvanisch Au und in einem zweiten Schritt galvanisch Sn abgeschieden.

Anschließend wird der Photolack entfernt. Darauffolgend werden zunächst die Au-Schicht und anschließend die Schicht aus TiWN selektiv geätzt. Die Lotbumps bestehen nun aus zwei übereinanderliegenden Schichten aus Au und Sn.



Abbildung 71: Prozess zur galvanischen Abscheidung von vollständig aufschmelzenden Au/Sn-Bumps auf einer TiWN/Ti/Pt/Au-Metallisierung /100/

Optional kann nun ein Umschmelzprozess folgen, in dem sich bei Erhitzen der Bumps auf mindestens 280 °C eine Schmelze der eutektischen Zusammensetzung AuSn20 einstellt. Dieser Prozessschritt kann auch in das Flip-Chip-Löten integriert werden, also zunächst weggelassen werden.

Für die Flip-Chip-Versuche wurde ein Testsubstrat aus Silizium hergestellt, das auf der Chipseite dem oben erläuterten Prozess entsprechend prozessiert wurde. Die Substratseite der Testsubstrate wurde, da dort keine Galvanik notwendig war, nur mit einer Ti/Pt/Au-Metallisierung beschichtet, die ebenfalls durch Lift-Off strukturiert wurde. Eine schematische Zeichnung des Testsubstrats ist in Abbildung 72 dargestellt.





Der Einfachheit halber wurden Silizium-Wafer ohne Leiterbahnen, also Proben ohne die Möglichkeit zur elektrischen Messung verwendet. Die für die Versuche verwendeten Aufbauten besitzen 600 Kontakte pro Chip bei einem Pitch von 50 μ m und einer Bump-Kantenlänge von 20 μ m. Die Bumps waren dabei nicht vollflächig, sondern so wie in der Skizze in Abbildung 56 links dargestellt, angeordnet.

Es wurden Schichten von etwa 2 µm dickem Au und darüber von 2 µm dickem Sn galvanisch abgeschieden. Dies entspricht auch unter Berücksichtigung der beiden 50 nm dicken Au-Sputterschichten auf Chip- und Substratseite einer Konzentration, die mit 26,5 wt.-% Sn etwas Sn-reicher ist als die des goldreichen Eutektikums AuSn20.

Die Proben wurden nach der galvanischen Abscheidung nicht umgeschmolzen, sondern bei 215 °C für fünf Minuten ausgelagert, wobei eine Atmosphäre aus mit Ameisensäure angereichertem Stickstoff Verwendung fand. Dieses Verfahren zur Vorbehandlung von galvanischen Au/Sn-Bumps ist im Rahmen dieser Arbeit patentiert worden /101/. Der Auslagerungsschritt wurde unmittelbar nach der galvanischen Abscheidung durchgeführt, um zu verhindern, dass sich bei zu langer Lagerung ein offener Saum an Kirkendall-Poren bilden kann. In Abbildung 73 ist eine

SEM-Aufnahme eines Querschliffs einer so behandelten Probe dargestellt. Die Sn-Schicht hat sich komplett in die AuSn-Phase umgewandelt. Im weiteren Verlauf hat sich die Au₅Sn-Phase gebildet. Die Grenze zwischen der Au₅Sn-Phase und dem verbliebenen Au ist nicht eindeutig sichtbar und auch mittels EDX-Messungen aufgrund der Abmessungen kaum erkennbar. An der Grenze zwischen der Schicht aus AuSn und Au₅Sn finden sich Kirkendall-Poren, die durch das Wachstum der Snreichen Phasen entstanden sind.



Abbildung 73: SEM-Aufnahme eines Au/Sn-Bumps im Querschliff. Durch 5 min lange Auslagerung bei 215 °C hat sich das Sn vollständig in die AuSn-Phase umgewandelt

Die Kontaktierung erfolgte durch Pick & Place und Reflow. Die Chips wurden mithilfe des Flip-Chip Bonders FC150 von Karl Suss aufeinander platziert und anschließend in einem Ofen (SRO der Fa. ATV) in mit Ameisensäure angereicherter Stickstoffatmosphäre bei einer Maximaltemperatur von 310 °C gelötet. Einige Aufbauten wurden einem Schertest unterzogen. Dort zeigten sich keine offenen Verbindungen. Die guten Ergebnisse der Versuche zeigt in Form einer SEM-Aufnahme eines Querschliffs die Abbildung 74.



Abbildung 74: SEM-Aufnahme eines Querschliffs durch zwei Au/Sn-Lötkontakte bei Verwendung von Ti/Pt/Au als UBM und Pad-Metallisierung

Wie in Abbildung 75 und Abbildung 76 zu sehen ist, haben sich die Pt-Schichten im Lötprozess vollständig im Lot aufgelöst, so dass das Lot direkt in Kontakt mit der Ti-Schicht gekommen ist. Die AuSn-Phase bildet sich angrenzend an die Metallisierung von Chip und Substrat, die Au₅Sn-Phase findet sich im Zentrum der Lötstellen. Während in EDX-Analysen bis zu 6,6 at.-% Pt in der AuSn-Phase nachweisbar war, konnte in der Au₅Sn-Phase Pt nicht nachgewiesen werden. Zwischen der Ti-Schicht und der AuSn-Phase lässt sich über den gesamten Querschnitt der Lötstellen eine helle Phase erkennen, wobei sich aufgrund der geringen Dicke der Schicht von deutlich weniger als 100 nm mittels EDX nicht eindeutig klären lässt, um welche Phase es sich handelt. Ein erhöhter Pt-Gehalt konnte in mehreren Punktanalysen nicht gemessen werden, die Pt-Konzentration liegt unter der in der AuSn-Phase. Es ist anzunehmen, dass es sich bei der hellen Schicht um die Au₄Ti-Phase handelt. Ob und in welchem Maße diese Phase eine Löslichkeit für Pt besitzt, ist nicht bekannt. Bestätigung findet die Schlussfolgerung durch die Arbeiten von Ivey /65/, der schlussfolgert, dass sich die Au₄Ti-Phase bildet, nachdem sich Au und Pt im Au/Sn-Lot vollständig aufgelöst haben. Zudem konnte diese Phase auch an anderer Stelle nach Auslagerung bei erhöhter Temperatur zwischen Au und Ti nachgewiesen werden /102/.

In den SEM-Aufnahmen ist außerdem erkennbar, dass die TiWN-Schicht an den Rändern der Lötstellen fehlt. Dies ist im Wesentlichen auf Unterätzung zurückzuführen. Außerdem ist erkennbar, dass vor allem auf der Pad-Seite die Ti-Schicht zum Rande hin dünner wird. Diese Schichtdickenschwankung entsteht durch Abschattung durch den Photolack während des Sputterprozesses.



Abbildung 75: SEM-Aufnahme eines Querschliffs durch zwei Au/Sn-Lötkontakte bei Verwendung von Ti/Pt/Au als UBM und Pad-Metallisierung



Abbildung 76: SEM-Aufnahme, Ausschnitt aus Abbildung 75

4.5 Optimierung der Selbstjustage in Kombination mit mechanischen Anschlägen

Unter Berücksichtigung der in Kapitel 3.6 angestellten theoretischen Überlegungen zur Selbstjustage wurde ein Entwurf für einen Flip-Chip-Aufbau angefertigt mit dem Ziel, Selbstjustage in Kombination mit mechanischen Anschlägen in drei Raumrichtungen zu erreichen. Für die Tests wurden Silizium-Testsubstrate zunächst entworfen und anschließend hergestellt. Das in Abbildung 11 dargestellte Konzept sieht vor, den Chip Substrat zu platzieren und anschließend einen Reflowlötprozess auf das durchzuführen. Das Lot schmilzt und benetzt die Pads auf der Gegenseite. Da während des Lötens der Chip frei beweglich auf dem Substrat aufliegt, bewirken die durch die Oberflächenspannung des flüssigen Lots induzierten Rückstellkräfte, dass sich der Chip in Bewegung setzt, um die bewusst eingestellte Fehljustage rückgängig zu machen. Unterwegs trifft der Chip mit seinen durch Ätzen präparierten Anschlägen auf die entsprechenden Anschläge des Substrats, wodurch die Bewegung des Chips gestoppt wird. Bumps und Pads sind noch deutlich zueinander dejustiert, wenn die Anschläge in Kontakt miteinander sind. Dadurch soll verhindert werden, dass der Chip stoppt, bevor sich die Anschläge gegenseitig berühren, da die Rückstellkräfte mit zunehmender Fehljustage ansteigen.

Für den Entwurf wurde berücksichtigt, dass die Rückstellkraft mit der Länge bzw. der Breite der Proben steigt. Mehrere Bumps mit großer Grundfläche sind von Vorteil. Zweitens sollte der Abstand zwischen Chip und Substrat nicht zu groß gewählt werden, da die Rückstellkräfte mit steigender Lötkontakthöhe bei gegebener Fehljustage abnehmen. Das liegt daran, dass die pro Längeneinheit Fehljustage zurück gewonnene Oberflächenenergie mit steigender Lothöhe abnimmt, da mit steigender Höhe weniger Oberfläche pro Längeneinheit vernichtet wird. Drittens wurde beim Entwurf darauf geachtet, dass die Fehljustage zwischen Substrat-Pad und Chip-Pad möglichst groß ist. Um zu verhindern, dass Reibungskräfte den Chip in seiner Bewegung zum Stoppen bringen, bevor er seine endgültige gewünschte Position erreicht hat, ist außerdem anzustreben, die Fehljustage zwischen Bump und Pad auch dann möglichst groß zu gestalten, wenn sich die Anschläge von Chip und Substrat gegenseitig erreicht haben. Zur Veranschaulichung sind in Tabelle 4 die unter Nutzung von Gleichung 5 errechneten Werte für einen Flip-Chip-Aufbau mit 6 Bumps der Seitenlänge 300 µm wiedergegeben. Die sich in einer Richtung ergebende Rückstellkraft ist für drei verschiedene Abstände von Chip und Substrat wiedergegeben. Als Wert für die Oberflächenspannung wurde der selbst gemessene Wert für die Oberflächenspannung des AuSn20-Lotes von 601 mN/m eingesetzt.

Höhe	5 µm	10 µm	20 µm	30 µm
Lötkontakt	Fehljustage	Fehljustage	Fehljustage	Fehljustage
20 µm	0,5 mN	1,0 mN	1,5 mN	1,8 mN
30 µm	0,4 mN	0,7 mN	1,2 mN	1,5 mN
50 µm	0,2 mN	0,4 mN	0,8 mN	1,1 mN

Tabelle 4: Berechnete Rückstellkräfte, die sich für einen Flip-Chip-Aufbau mit 6 Lotbumps der Grundfläche 300 μ m × 300 μ m in eine Richtung ergeben, wenn als Lot AuSn20 mit einer Oberflächenspannung von 601 mN/m verwendet wird (vgl. vereinfachte Schemazeichnung in Abbildung 10)

Die Testsubstrate wurden so ausgelegt, dass das Bump-Pad und das entsprechende Pad auf dem Substrat 30 µm zueinander fehljustiert sind, wenn die Anschläge sich gegenseitig erreicht haben. Bei der Auswahl dieses Wertes sind auch Toleranzen bei der Herstellung und bei der Bestückung berücksichtigt worden. Der Spalt zwischen Substrat und Chip wurde ebenfalls auf 30 µm eingestellt. Da der Au-Sockel unter dem eutektischen Lot etwa 5 µm und das Ni/Au-Pad auf der Substratseite ebenfalls 5 µm dick sind, ergibt sich eine Höhe der eigentlichen schmelzenden Lötverbindung von etwa 20 µm. Die Wahl dieses Werts entstammt einerseits der Überlegung, dass die Rückstellkraft mit abnehmender Höhe des Lotspalts zunimmt, wie in Tabelle 4 deutlich wird. Gegen noch geringere Lotspaltdicken spricht im Fall der Verwendung von Ni-Pads die Tatsache, dass bei sehr niedrigen Bumphöhen mit zu rascher isothermer Erstarrung des Lotes zu rechnen wäre. Wie in den Kapiteln 3.3.2 und 4.4 ausführlich beschrieben liegt der Grund dafür in Konzentrationsverschiebungen im Lot durch das Lösen von Ni im Lot. Bei insgesamt 6 Bumps einer Grundfläche von je $(300 \times 300) \,\mu\text{m}^2$ berechnet sich die Rückstellkraft insgesamt zu 1,8 mN. Dieser Wert gilt für beide horizontalen Richtungen. Die auftretenden Reibungskräfte müssen unterhalb dieses Wertes bleiben.

Die Testsubstrate wurden durch Trockenätzen (Reactive Ion Etching, RIE) hergestellt. Mikroskopische Aufnahmen von Chip und Substrat sind in Abbildung 77 dargestellt. Die galvanischen Au/Sn-Bumps befinden sich in bereits umgeschmolzenem Zustand auf dem Chip. Chip und Substrat zeigen geätzte Strukturen, welche die mechanischen Anschläge darstellen.



Abbildung 77: Bilder von Substrat (links) und Chip (rechts) nach dem Ätzen der Strukturen, dem Abscheiden von Ni/Au-Pads auf dem Substrat und dem Abscheiden und Umschmelzen von Au/Sn-Bumps auf dem Testchip

Vor dem Abscheiden der Au/Sn-Bumps wurden die Höhen von Gold und Zinn berechnet, um Bumps optimaler Höhe und mit passendem Verhältnis von eutektischer Kappe zum verbleibenden Au-Sockel, der dem Entwurf zufolge 5 μ m betragen soll, zu erzielen /103/. Die galvanische Abscheidung der Bumps mit einer Grundfläche von (300 × 300) μ m² wurde so eingestellt, dass die Bumps aus einer 17 μ m dicken Au-Schicht und einer 7 μ m dicken Zinnschicht bestanden, also insgesamt 24 μ m dick waren, so dass sich rechnerisch eine Bumphöhe von 38 μ m nach dem Umschmelzen ergab. Der verbleibende Au-Sockel errechnet sich zu 5 μ m. Die Substratpads bestehen aus galvanisch abgeschiedenem Nickel mit einer dünnen Schicht aus Gold darüber und sind insgesamt 5 μ m dick. Die Bumps sind also gerade so entworfen worden, dass die entstehenden Lötkontakte den Spalt ausfüllen. Bei zuviel Lot bestünde die Gefahr, dass sich der Chip nicht bis auf die als Abstandshalter fungierenden Höhenanschläge senken würde.

Nach dem galvanischen Abscheiden des Lots wurden die Au/Sn-Bumps umgeschmolzen. Um auch hier das ungleichmäßige Auflösen des Au-Sockels – wie in Kapitel 4 ausführlich beschrieben – zu verhindern, wurden die Bumps vor dem Umschmelzen bei 200 °C für vier Stunden ausgelagert. Ein Bump nach dem Umschmelzen ist in Abbildung 78 im Querschliff dargestellt.



Abbildung 78: SEM-Aufnahme eines Au/Sn-Bumps im Querschliff nach galvanischer Abscheidung auf strukturiertem Silizium-Testsubstrat, Auslagerung bei 200 °C für 4 Stunden und Umschmelzen

Es wurden nun Flip-Chip-Experimente durchgeführt. Der Chip wurde dabei zuerst auf das Substrat versetzt platziert, so dass die Anschläge keinen Kontakt haben und die Au/Sn-Bumps versetzt auf den Substratpads zum Liegen kommen. Das Platzieren kann mit einem Flip-Chip-Bonder bzw. Bestückungsautomaten erfolgen. Um ein Verrutschen durch den Transport zum Ofen zu vermeiden, wurde nach einem patentierten Verfahren /104/ ein Alkoholgemisch auf die Substratpads aufgetragen, die durch dessen Oberflächenspannung den Chip an seinem Platz halten. In Abbildung 79 sind beispielhaft infrarotmikroskopische (IR) Aufnahmen nach dem Platzieren des Chips auf dem Substrat dargestellt. Es ist deutlich zu erkennen, dass die Anschläge auf Chip und Substrat nicht in Kontakt miteinander sind. Bumps und Pads sind um etwa 90 µm zueinander versetzt. Auf den Substratpads erkennt man das flüssige, zum Fixieren verwendete Alkoholgemisch, das sich zu einzelnen Tropfen gesammelt hat. Dann wurde das Substrat samt darauf platziertem Chip vorsichtig in einen Ofen gebracht. Alle in diesem Kapitel beschriebenen Lötungen erfolgten in einem Ofen (SRO 702 der Fa. ATV Technologie). Als Prozessgas diente in allen hier im Ergebnis vorgestellten Versuchen Stickstoff, der, bevor er die Kammer erreichte, über ein Ameisensäurebad geführt wurde.



Abbildung 79: Infrarotmikroskopische Aufnahmen eines Aufbaus nach dem Platzieren des Chips auf dem Substrat und vor dem Löten

IR-Aufnahmen desselben Aufbaus nach dem Löten sind in Abbildung 80 dargestellt. Nach dem Aufschmelzen des Lotes hat das Lot die Ni/Au-Pads auf dem Substrat benetzt. Durch den Selbstjustageeffekt hat sich der Chip bewegt, getrieben die Oberfläche des flüssigen Lots zu minimieren, und ist durch die Anschläge gestoppt worden. In den IR-Aufnahmen ist kein Spalt mehr zwischen den Anschlägen auf Chip und Substrat feststellbar.



Abbildung 80: Infrarotmikroskopische Aufnahmen eines Aufbaus nach dem Löten

Da die Auflösung der IR-Bilder nicht hoch genug ist, um mit Sicherheit sagen zu können, dass die Anschläge direkten Kontakt miteinander haben, wurden zusätzlich Querschliffe von den Aufbauten angefertigt. Abbildung 81 zeigt eine lichtmikroskopische Aufnahme eines gelöteten Aufbaus im Querschliff. Die angeschliffenen lateralen Anschläge und die Höhenanschläge auf Chip und Substrat haben direkten Kontakt miteinander. Deutlicher wird dies in höherer Vergrößerung (Abbildung 82). Die Anschläge von Chip und Substrat berühren sich in zwei Richtungen. Die Position des Chips ist also alleinig durch die Anschläge definiert.



Abbildung 81: Lichtmikroskopische Aufnahme eines Querschliffs durch einen gelöteten Aufbau



Abbildung 82: Rasterelektronenmikroskopische Aufnahme eines Aufbaus im Querschliff. Die Anschläge haben direkt Kontakt miteinander

In Abbildung 83 wird in der SEM-Aufnahme durch eine Flip-Chip-Lötverbindung des Aufbaus deutlich, dass Bumps und Pad auch dann noch zueinander dejustiert sind, wenn die Anschläge Kontakt zueinander haben. Die Lötverbindung besteht aus den beiden dem Eutektikum zuzuordnenden intermetallischen Phasen AuSn und Au₅Sn. Außerdem ist auf der Chipseite Au vorhanden. Zwischen dem Lot und dem Nickel-Pad hat sich eine Ni-Au-Sn-Phase, wahrscheinlich die Ni₃Sn₂(Au)-Phase gebildet. Das Nickel führt auch dazu, dass sich das Mikrogefüge grob ausbildet.



Abbildung 83: SEM-Aufnahme eines Querschliffs durch eineen Au/Sn-Flip-Chip-Kontakt

In einigen Experimenten konnte gezeigt werden, dass sich der Chip nach dem Löten zum Substrat exakt in der gewünschten Position befindet, indem Querschliffe durch die drei relevanten Ebenen angefertigt wurden. In Abbildung 84 sind die Querschliffbilder zusammen mit den entsprechenden IR-Bildern dargestellt. In dem dargestellten Aufbau haben alle Anschläge Kontakt miteinander und der Chip sitzt exakt in der gewünschten Position.

In etwa 50% der in allen drei Ebenen geschliffenen Aufbauten konnte nachgewiesen werden, dass alle Anschläge in allen Ebenen direkten Kontakt miteinander hatten. In den anderen 50% hatte der Chip zwar lateral punktuell zum Substrat auch in beiden Richtungen Kontakt. Insgesamt befand sich der Chip aber nicht in der gewünschten Position, da er verdreht auf dem Substrat aufsaß. Eine mögliche Fehlerursache ist darin zu sehen, dass die Bumps nicht gleichzeitig aufschmelzen. Da in diesem Fall in der Ecke, in der ein Bump zuerst schmilzt, auch zuerst Rückstellkräfte wirken, kann sich der Chip verdrehen. Dies erklärt, warum sich der Chip nicht immer exakt in die gewünschte Position bewegt, obwohl er in allen drei Richtungen an das Substrat anschlägt. Die Untersuchungen zeigen aber, dass sich in allen Fällen die Anschläge gegenseitig berühren. Ein Verdrehen des Chips sollte sich durch Änderungen im Design verhindern lassen.



Abbildung 84: Darstellung eines Aufbaus, der in allen 3 Raumrichtungen die jeweiligen Anschläge erreicht hat. Die Querschliffe durch die drei Ebenen zeigen, dass alle Anschläge miteinander Kontakt haben

Schließlich wurden funktionale Laserdioden, die zum Pumpen von Faserverstärkern eingesetzt werden, mit Test-Substraten verbunden. Die Laser müssen durch Flip-Chip-Montage hoch präzise auf ein "Planar Lightguide Circuit"- Substrat (PLC), bestehend aus Quarzglas auf Silizium mit integrierten Wellenleitern montiert werden. Mit Hilfe solch eines Hochleistungs-Pumplasermoduls soll ein S-Band-Faserverstärker realisiert werden können. Die einmodigen Laser müssen dabei in allen drei Raumrichtungen besser als 1 µm genau zu den Wellenleitern im PLC justiert werden, um die Koppelverluste unter -1 dB zu halten. Aus herstellungstechnischen und Kostengründen muss die Justage der Laser in Bezug zum PLC ohne aktive Justage erfolgen. Vier Laserdioden werden pro Modul auf das Substrat nacheinander platziert und anschließend gemeinsam in einem Ofen gelötet. Lichtmikroskopische Aufnahmen eines Querschliffs durch einen gelöteten Laser sind in Abbildung 85 dargestellt. Da aber das Ätzen der Strukturen in das GaAs nicht homogen war, lässt sich noch keine Aussage dazu machen, ob mit realen Bauteilen auch wirklich alle Anschläge erreicht werden. Die Laser haben aber den Lötprozess ohne Degradation überstanden, was in Funktionstests durch den Projektpartner gezeigt wurde.



Abbildung 85: Lichtmikroskopische Aufnahmen eines auf einem Test-PLC aufgebauten GaAs-Pumplasers im Querschliff (Oben). Beim Ätzen des GaAs sind einzelne Nadeln stehen geblieben, die eine flächenhafte Annäherung von Laser und Anschlag im Substrat verhindern (Mitte). Unten ist ein Ausschnitt aus der Lötung im Bereich des Ridges dargestellt

4.6 Durchführung von Zuverlässigkeitstests an Flip-Chip-Lötverbindungen mit galvanischen Au/Sn-Bumps

Optoelektronische Komponenten müssen ihre hohe Positioniergenauigkeit über die gesamte Lebensdauer behalten, was insbesondere bei thermischen Wechseln kritisch werden kann. Wenn beispielsweise eine GaAs-Laserdiode ($\alpha_{GaAs} = 5,6 \times 10^{-6}/K$) auf einem Si-PLC-Substrat ($\alpha_{Si} = 3 \times 10^{-6}/K$) aufgebaut ist und durch Selbstjustage genauer als 1 µm zum Substrat ausgerichtet ist, muss sichergestellt sein, dass der Laser auch bei thermischer Wechselbeanspruchung seine Position behält. Aus diesem Grunde wurde der Zykeltest zur Charakterisierung der Zuverlässigkeit von Au/Sn-Lötkontakten ausgewählt.

Obwohl das für die Untersuchungen verwendete Testsubstrat ursprünglich für Entwicklungsarbeiten in der Hochfrequenztechnik entworfen wurde, eignet es sich gut für die Untersuchungen, da es aus den Basismaterialien GaAs (Chip) und Si (Substrat) besteht. Eine Fotografie des Testsubstrats ist in Abbildung 86 dargestellt.

Neben Daisy-Chain- und 4-Punkt-Kelvin-Strukturen zum Testen der Änderung des elektrischen Widerstandes durch thermische Wechselbeanspruchung besitzt das Testsubstrat Teststrukturen, mit denen die Eignung der Flip-Chip-Technik für die Hochfrequenztechnik erprobt werden konnte. Sie sind aber in dieser Arbeit nicht Thema und werden daher nicht weiter betrachtet /105/.



Abbildung 86: Testaufbau bestehend aus einem GaAs-Chip, der mittels Flip-Chip-Technik mit einem Silizium-Substrat mit einer BCB-Schicht verbunden ist

Der GaAs-Chip ist quadratisch und hat eine Kantenlänge von 3,5 mm. Bei dem Substrat handelt es sich um ein DCB-Dünnfilm-Silizium-Substrat. Zwischen einer unteren Metall-Lage aus Kupfer und den Signalleitungen aus Au befindet sich eine 17 µm dicke Schicht aus BCB.

Die entwickelte Technik zum Löten von Au/Sn-Bumps mit kleinen Durchmessern, wie sie in Kapitel 4.3.3 beschrieben ist, wurde bei der Chip-Kontaktierung dieser Testaufbauten angewendet. Die Bumps, die nach der Galvanik eine 30 μ m dicke Aumit einer 5 μ m dicken Sn-Schicht darüber besaßen, wurden vor dem Flip-Chip-Löten nicht umgeschmolzen, so dass eine Ausbeute von 100% erzielt werden konnte. Eine SEM-Aufnahme eines Querschliffs durch einen Flip-Chip-Lötkontkat, der 30 μ m im Durchmesser misst, ist in Abbildung 87 sehen. Die Pad-Metallisierung des Substrates bestand aus Au mit einer Dicke von 6 μ m. Das Lot ist aufgrund des Au-Überschusses von beiden Seiten vollständig in die Au₅Sn-Phase umgewandelt worden, eutektisches Gefüge ist nicht mehr vorhanden. Das heißt, es hat sich durch isotherme Erstarrung eine Verbindung gebildet, deren Schmelztemperatur jenseits der 500 °C liegt, obwohl das Löten bei 310 °C stattfand. Solche Lötverbindungen haben den Vorteil, dass mehrere Laserdioden nacheinander auf einem Substrat gelötet werden können, ohne dass die Lötkontakte der zuerst montierten Bauelemente wieder aufschmelzen.



Abbildung 87: Flip-Chip-Lötverbindung zwischen GaAs-Testchip und Substrat aus Silizium

Die Testaufbauten, wobei einige Bumps 30 μ m im Durchmesser, andere Bumps 50 μ m hatten, wurden thermischer Wechselbeanspruchung zwischen -55 und +125 °C unterworfen, wobei ein Zyklus 30 min dauerte. Der Zykeltest fand statt in einem Dreikammerschrank mit einer kurzen Verweildauer von 5 min bei RT zwischen den

Temperaturspitzen. Der elektrische Widerstand der Daisy-Chain- und 4-Punkt-Kelvin-Strukturen wurde mit dem Waferprober – anfänglich nach je 25 Zyklen, später in größeren Abständen – gemessen. In Abbildung 88 sind die Ergebnisse des Tests in Form eines Weibulldiagramms gezeigt.



Abbildung 88: Weibulldiagramm der Ausfallwahrscheinlichkeiten (F) der getesteten Flip-Chip-Aufbauten in linearisierter Form aufgetragen

In Tabelle 5 ist jeweils der erste und der letzte Ausfall, die Anzahl der getesteten Bauteile und der charakteristische Weibullparameter T_0 (63,2% der Proben ausgefallen) mit der Breite der Verteilung β (Steigung) angegeben.

Bumpdurch-	Erster	Letzter	Anzahl der	T_0	β
messer	Ausfall	Ausfall	getesteten Bauteile		
30 µm	100	450	13	244	2,8
50 µm	450	1500	14	1558	2,3

Tabelle 5: Ausfalldaten und Weibullparameter der getesteten Flip-Chip-Aufbauten

Die Bauteile wurden bis maximal 1500 thermische Wechsel getestet. Um den Ausfallmechanismus zu identifizieren, wurden von mehreren ausgefallenen Bauteilen Querschliffe angefertigt. In Abbildung 89 ist eine SEM-Aufnahme eines Querschliffs durch einen Flip-Chip-Kontakt von $30 \,\mu\text{m}$ Durchmesser eines gezykelten Bauteils dargestellt. Ein Riss breitete sich von beiden Seiten kommend zwischen Bump und

Au-Leiterbahn aus. Die Schädigung dieses Bumps stellt aber noch keinen elektrischen Ausfall dar.



Abbildung 89: SEM-Aufnahme eines Querschliffs durch einen Flip-Chip-Kontakt von $30 \,\mu m$ Durchmesser nach thermischer Wechselbeanspruchung



Abbildung 90: SEM-Aufnahme des Chips in Aufsicht nach erfolgtem Pulltest. Die TiWN-Sputterschicht ist auf der Au-Schicht auf dem Chip haften geblieben. Der Testaufbau ist Typ A zugeordnet, das heißt die BCB-Passivierung reicht nicht an den Lötkontakt heran

In Abbildung 90 ist eine SEM-Aufnahme mit Aufsicht auf einen durch einen einfachen Pulltest entfernten Chip dargestellt, der nach dem Zykeln durchgeführt worden war. Der Bump befand sich über dem dunklen inneren Kreis, der die TiWN-Metallisierung darstellt, die auf der Au-Metallisierung des Chips zurückblieb. Der Riss, der sich offenbar zwischen der TiWN-Schicht und dem Au-Sockel des Bumps ausgebreitet hat, breitete sich senkrecht zur Belastungsrichtung aus, was daran zu erkennen ist, dass inmitten des Lötverbindung noch ein senkrecht zur Chip-Diagonalen lang gestreckter Rest an Au auf dem TiWN verblieb, der Riss also noch nicht vollständig durch den Bump fortgeschritten war. Die Chipmitte befindet sich auf der Fortsetzung einer gedachten Linie von der Bildmitte aus gesehen durch die obere rechte Bildecke. Dies zeigt, dass es sich um ein Versagen durch Ermüdungsrissbildung an der Grenzfläche zwischen dem TiWN und dem Au-Sockel des Bumps handelt, nicht aber um Lotermüdung. Die Risseinleitung und damit der Ausfall der Grenzfläche Au zu TiWN wurde durch die Kerbe am Bumpansatz begünstigt. Durch Schertests an Bumps und Flip-Chip-Aufbauten vor der thermischen Wechselbeanspruchung, in denen jeweils der Goldsockel der Bumps riss, kann ausgeschlossen werden, dass das Versagen der Grenzfläche Au und TiWN auf ungenügende Haftung zurückzuführen ist.

Alle untersuchten Bauteile zeigten diesen Ausfallmechanismus unabhängig von der Zyklenzahl, nach der sie untersucht wurden. Es wurden sowohl früh als auch spät ausgefallene Bauteile jeweils beider Durchmesser untersucht. Weder in der aus der Au₅Sn-Phase bestehenden Lötverbindung noch im Goldsockel sind Ansätze von Ermüdung oder Risse zu erkennen.

Die Flip-Chip-Aufbauten mit Lötverbindungen von $50\,\mu\text{m}$ sind deutlich später ausgefallen als die von nur $30\,\mu\text{m}$ Durchmesser. Dies ist dadurch zu erklären, dass Risse bei größerem Durchmesser weiter fortschreiten müssen, um die Verbindung völlig zu zertrennen.

Da der festgestellte Ausfallmechanismus nicht Lotermüdung ist, in keinem Fall also die Lötverbindungen selbst versagen, lassen die Ergebnisse den aus Temperaturwechseltests keine direkte Aussage über die Zuverlässigkeit der Au/Sn-Lötverbindung zu. Zurückzuführen ist dies auf die hohe Festigkeit und Kriechbeständigkeit der Lötverbindung, so dass sich der Fehlermechanismus auf den Ausfall der Grenzfläche zwischen Gold und TiWN verlagert. Die Ergebnisse können aber so gedeutet werden, dass sich Au/Sn-Lot aufgrund seiner hohen Festigkeit und Kriechbeständigkeit eignet, hohe Positionsgenauigkeiten über lange Betriebsdauern beizubehalten. Sie bestätigen also die Wahl des Au/Sn-Lot als ein Material, mit dem höchste Zuverlässigkeit in der Verbindungstechnik optoelektronischer Komponenten erreicht werden kann.

5 Modellhafte Beschreibung eines optimierten Lötprozesses

Galvanisch in zwei Schichten abgeschiedene Au/Sn-Bumps können grundsätzlich unterschieden werden in diejenigen, welche nach dem Löten vollständig aufschmelzen, das heißt in ihrer Zusammensetzung in etwa dem goldreichen Au80Sn20 entsprechen, und solchen, die eine Eutektikum goldreichere Zusammensetzung als das goldreiche Eutektikum besitzen, bei denen unter dem eigentlichen Lot also Gold als Sockel stehen bleibt (siehe Abbildung 3). Durch die Höhe des Au-Sockels lässt sich der Abstand zwischen Chip und Substrat einstellen. Ein großer Vorteil von Bumps mit Goldüberschuss besteht darin, dass die galvanische Abscheidung unter Nutzung einer TiWN/Au-UBM erfolgen kann. Die vor allem als Haftvermittler dienende TiWN-Schicht lässt sich gut selektiv ätzen. Da sich die im wesentlichen aus Wolfram bestehende Schicht aber nicht alleine als UBM eignet, weil das AuSn20-Lot auf ihr entnetzen würde, muss im Lötprozess verhindert werden, dass das flüssige AuSn20-Lot mit ihr in Kontakt kommt. Die Au-Schicht muss ausreichend dick sein und darf sich während des Umschmelzens und Lötens auch nicht partiell vollständig auflösen. Für Au/Sn-Bumps mit Goldüberschuss existieren darüber hinaus Randbedingungen, die ihre Verwendung auch geometrische hinsichtlich Miniaturisierung einschränken. Mit abnehmendem Bumpdurchmesser, nimmt auch die Höhe der Lotkappe ab, die auf dem Au-Sockel der Bumps erzielt werden kann. Um zu verhindern, dass das Lot die Seiten des Au-Sockels benetzt und herunter läuft, darf die Lotkappe nicht höher als etwa der halbe Bumpdurchmesser sein. Die Grenze, bis zu der Au/Sn-Bumps mit Goldüberschuss überhaupt für die Flip-Chip-Montage einsetzbar sind, liegt bei einem Durchmesser von etwa 30 µm. Bei einem Durchmesser von weniger als 50 µm soll vor dem Löten ausgelagert aber nicht umgeschmolzen werden, um die Ausbeute zu erhöhen.

Bei Bumps von weniger als 30 μ m im Durchmesser und Lotschichten von weniger als 10 μ m Dicke müssen beim Lötprozess die Reaktionen des Lotes mit den Metallisierungsschichten der Pads und der UBM (Under Bump Metallization) beachtet werden. Bei sehr kleinem Lotvolumen und überschüssigem Au unter dem eutektischem Lot wandelt sich das AuSn20-Lot noch während des Lötens in die intermetallische Au₅Sn-Phase um. Bei Anwendung von Ni, das vor allem als Pad-Metallisierung auf der Gegenseite gebräuchlich ist, oder Cu kommt es ebenfalls zu

einer Konzentrationsverschiebung verbunden mit der Einstellung einer höheren Schmelztemperatur. Dies kann eine isotherme Erstarrung des Lots bedingen, die gerade bei Flip-Chip-Kontaktierung und sehr kleinen Lötstellen dazu führen kann, dass einzelne Lötstellen bereits erstarren, bevor andere überhaupt aufgeschmolzen sind. Die zu vermeidende Folge ist ein ausbleibender Kollaps der Lötstellen und damit mangelnde Ausbeute.

Ab einem Durchmesser von weniger als 30 μ m sollten deshalb Bumps ohne überschüssiges Gold verwendet werden. Die Bumps müssen bei Löttemperatur (T > 280 °C) vollständig schmelzflüssig werden und dürfen nur zusammen mit benetzbarer und lange genug als Barriere dienender Metallisierung angewendet werden. TiWN ist hierfür nicht geeignet, weil das Lot darauf entnetzen würde. Die Verwendung einer Ti/Pt/Au-Metallisierung stellt eine Lösung für vollständig aufschmelzende Au/Sn-Bumps dar, da das Au/Sn-Lot mit dem Ti unter Bildung der Au₄Ti-Phase sehr langsam reagiert und daher nicht isotherm erstarrt. Die eigentliche Diffusionssperrwirkung wird dabei also durch das Ti erzielt, das Pt verhindert die Oxidation des Titans und fungiert somit als Schutzschicht. So konnten Flip-Chip-Lötungen mit Bumps einer Seitenlänge von 20 μ m bei einem Pitch von 50 μ m und einer Dicke der Lötverbindungen von etwa 4 μ m erfolgreich durchgeführt werden. Da sich Pt nicht selektiv ätzen lässt, wurde hier ein neues Bumpingverfahren entwickelt und patentiert, das einen Lift-Off-Prozess mit der galvanischen Abscheidung kombiniert /100/.

Au/Sn-Bumps gleich welcher Gesamtzusammensetzung sollten möglichst umgehend nach der galvanischen Abscheidung so lange ausgelagert werden, bis das Zinn vollständig durch die darunter wachsenden intermetallischen Phasen konsumiert wurde. In Abbildung 91 ist der Ablauf eines optimierten Umschmelz- bzw. Lötprozesses im Beispiel für Bumps mit Au-Sockel schematisch dargestellt. Zunächst wird bei erhöhter Temperatur, typischerweise zwischen 150 und 200 °C ausgelagert, bis sich das Zinn in AuSn und Au₅Sn umgewandelt hat. Beim anschließenden Lötprozess reagieren diese beiden Phasen bei 280 °C eutektisch und bilden das flüssige AuSn20-Lot.

Grundlegende Untersuchungen der Phasenumwandlungen zeigten, dass sich schon bei Raumtemperatur ein so dichtes Netz von Kirkendall-Poren zwischen dem Gold und den Sn-reichen Phasen AuSn, $AuSn_2$ und $AuSn_4$ bildet, dass die Poren auch weit im Bumpinnern innen oxidieren können. Durch gezieltes Auslagern kann jedoch das Entstehen eines offenen Porensaumes und die Oxidation der Poren von Innen weitgehend vermieden und damit verhindert werden, dass das Umschmelzen erschwert bzw. unmöglich gemacht wird. Durch das Auslagern wird auch verhindert, dass die über den Poren liegenden Schichten beim Hantieren abfallen.



Abbildung 91: Modellhafte Darstellung eines optimierten Umschmelz- bzw. Lötprozesses

Das Wachstum der Au₅Sn-Phase ist nicht durch die Bildung von Kirkendall-Poren begleitet. Anders als bei den Sn-reichen Phasen, deren Wachstum vorrangig auf die Diffusion von Au-Atomen zurückzuführen ist, wird das Wachstum der Au₅Sn-Phase vorrangig durch die Diffusion von Sn-Atomen durch die Au₅Sn-Phase hindurch getragen.

Außerdem wird durch das Auslagern bei Bumps mit Au-Überschuss sichergestellt, dass es nicht zum ungleichmäßigen Auflösen des Goldsockels und damit bei Verwendung von TiWN als UBM zur Entnetzung kommt. Bei Bumps mit Sn-Schichtdicken von 5 µm dauert es bei einer Temperatur von 200 °C etwa zwei Stunden lang, bis die Bumps nur noch aus Au, Au₅Sn und AuSn bestehen. Bei 10 µm Sn dauert dies etwa 8 Stunden und bei 15 µm ungefähr 20 Stunden lang. Da die Au₅Sn-Schicht Vergleich zu den Sn-reichen Phasen wächst, langsam im sind längere Auslagerungszeiten als weniger kritisch anzusehen. Schutz vor Oxidation kann durch Verwendung einer Schutzgas- oder einer aktiven Atmosphäre /101/ erzielt werden.

Es kann als Ergebnis festgehalten werden, dass durch gezieltes Auslagern der Au/Sn-Bumps der Umschmelzprozess gut kontrolliert werden kann. Bei vorgegebener Geometrie der Bumps, die sich nach dem Umschmelzen ergeben soll, das heißt bei vorgegebener Höhe der sich bildenden Lotkappe und Durchmesser der Bumps kann mittels einer einfachen Formel (Gleichung 10) die dafür notwendige abzuscheidende Sn-Schichtdicke errechnet und iterativ angepasst werden.

6 Verzeichnis der verwendeten Symbole, Abkürzungen und bestimmter Begriffe

α	Wärmedehnungskoeffizient in 10 ⁻⁶ / K	
λ	Wärmeleitfähigkeit in $W/(m \cdot K)$	
γ	Oberflächen- bzw. Grenzflächenspannung bzw. in N/m	
BCB	Benzocyclobutan	
(Lot-)Bump	Lotdepot auf einem Halbleiterwafer oder Substrat, das zur Bildung einer Lötverbindung genutzt wird (engl. für Lothöcker)	
Chuck	Werkzeug, in der Regel heizbar, auf dem ein Substrat während des Thermodenlötens aufliegt und fixiert wird (engl. für Spannvorrichtung)	
DSC	Differential Scanning Calorimetry (engl. für Differential Thermo Kalorimetrie)	
Daisy-Chain	Elektrische Messkette über mehrere einzelne Lötstellen zum Zwecke der elektrischen Widerstandsmessung und zum Nachweise von offenen (Löt-)Verbindungen (engl. für Verkettung)	
EDX	Energy Dispersive X-ray Analysis (engl. für energiedispersive Röntgenanalyse)	
FIB	Focused Ion Beam (engl. für fokussierter Ionenstrahl)	
G	Gibbssche Freie Energie in J	
HTCC	High Temperature Co fired Ceramic	
LTCC	Low Temperature Co fired Ceramic	
PI	Polyimid	
Pick & Place und Reflow	Lötprozess, bei dem die Komponenten auf das Substrat platziert und anschließend in einem Ofen gelötet werden, wobei während des Lötens keine äußere Kraft aufgebracht wird, wodurch Selbstjustage möglich ist (engl. für Aufnehmen und Platzieren und Umschmelzen)	

Pitch	Abstand zwischen zwei benachbarten Lötstellen oder Bumps (engl. für Abstand)		
PLC	Planar Lightwave Circuit (engl. für ein Substrat mit integrierten Licht-Wellenleitern)		
R _m	Zugfestigkeit in MPa		
RT	Raumtemperatur		
UBM	Under-Bump-Metallization (engl. für ein Metallisierungssystem für die Verbindung des Lotes zum Chipkontakt)		
SAC	Sn-Ag-Cu-Lote mit einer chemischen Zusammensetzung nahe des Sn-reichen ternären Eutektikums mit einer Schmelztemperatur von etwa 217 °C. Nach dieser Nomenklatur bedeutet die Bezeichnung SAC305 beispielsweise ein Sn-Ag- Cu-Lot mit 3,0 wt% Ag und 0,5 wt% Cu, der Rest ist Sn		
SAED	Selected Area Electron Diffraction (engl. für ein Elektronen- beugungsverfahren)		
SEM	Scanning Electron Microscope (engl. für Rasterelektronen- mikroskop)		
SE	Sekundärelektronen		
IR	Infrarot		
TEM	Transmission Electron Microscope (engl. für Transmissions- elektronenmikroskop)		
Thermodenlöten	Lötprozess, bei dem die zu verbindenden Komponenten während des Lötens zueinander auf ihren Positionen gehalten und per Kraft- oder Wegsteuerung die Höhe eingestellt werden.		
Tool	Werkzeug zum Halten des Chips während des Platzierens oder des Thermodenlötens (engl. für Werkzeug)		
W _S	Oberflächenenergie in J		
4-Punkt-Kelvin-Struktur	Teststruktur zum ermitteln des Widerstands einer einzelnen Lötverbindung, wobei der Widerstand der Leiterbahnen nicht mitgemessen wird.		

7 Literaturverzeichnis

- /1/ Scheel, W., (Hrsg.), "Optische Aufbau- und Verbindungstechnik in der elektronischen Baugruppenfertigung", Verlag Dr. Markus Detert, Templin, ISBN 3-934142-06-0 (2002)
- /2/ Cooper, K. A., Yang, R., Mottet, J. S., Lecarpentier, G., "Flip chip equipment for high end electro-optical modules", Proceedings 48th Electronic Components and Technology Conference, Seattle, USA, pp. 176-180 (1998)
- /3/ Yamauchi, A., "Submicron flip chip bonding technology for opto-electronic devices", Proceedings 50th Electronic Components and Technology Conference, Las Vegas, USA, pp. 199-204 (2000)
- /4/ Banse, H., Eberhardt, R., Beckert, E., "Laser beam soldering packaging technology for optical systems", Proceedings Micro System Technologies 2005 Conference, ISBN 3-7723-7040-3, München, pp. 118-125 (2005)
- /5/ Elger, G., Jordan, J., Suchodoletz, M., Oppermann, H., "Development of an low cost wafer level flip chip assembly process for high brightness LEDs using the AuSn metallurgy", Proceedings International Symposium of Microelectronics Conference (IMAPS 2002), September 4-6, Colorado, USA (2002)
- /6/ Jaeggi, D., Lichtenstein, N., Naumer, C., Schmidt, B., "Laser diodes pump next-generation disc and fibre lasers", Europhotonics, Vol. 10, Issue 5 (2005)
- /7/ Lichtenstein N., Manz, Y., Mauron, P., Fily, A., Schmidt, B., Müller, J., Arlt, S., Weiss, S., Thies, A., Troger, J., Harder, C., "325 Watt from 1-cm wide 9xx Laser Bars for DPSSL- and FL-applications", Proc. of SPIE, Vol. 5711, pp. 1-11 (2005)
- /8/ Weiss, S., Bader, V., Azdasht, G., Kasulke, P., Zakel, E., Reichl, H., "Fluxless die bonding of high power laser bars using the AuSn-metallurgy", Proceedings 47th Electronic Components and Technology Conference, San Jose, USA, pp. 780-787 (1997)
- /9/ Weiss, S., Zakel, E., Reichl, H., "Mounting of high power laser diodes on diamond heatsinks", IEEE Transactions on Components, Packaging, and Manufacturing Technology – Part A, Vol. 19, No. 1, pp. 46-53 (1996)
- /10/ Töpfer, M., Kaulfersch, E., Weiß, S., Reichl, H., "Chip arrangement and method of producing the same", Patent US 5,959,352 (1999)
- /11/ Weiss, S., Kaulfersch, E., Töpfer, M., Aschenbrenner, R., Michel, B., Reichl, H., "Design, Simulation and technological realization of a reliable packaging concept for high power laser bars", Proceedings 48th Electronic Components and Technology Conference, Seattle, USA, pp. 1395-1401 (1998)
- /12/ Olsen, D. R., Berg, H. M., "Properties of die bond alloys relating to thermal fatigue", IEEE Transactions on Components, Hybrids, and Manufacturing Technology, Vol. CHMT-2, No. 2, pp. 257-263 (1979)
- /13/ Klein Wassink, R. J., "Soldering in Electronics", Electrochemical Publications Ltd, ISBN 0901150142 (1984)

- /14/ Hwang, Jennie S., "Environmental-friendly electronics: lead-free technology", Electrochemical Publications Ltd, ISBN 0901150401 (2001)
- /15/ Wu, C., Huang, M., "Creep behavior of eutectic Sn-Cu lead-free solder alloy", Journal of Electronic Materials, Vol. 31, No. 5, pp. 442-448 (2002)
- /16/ Pape, U., Schulz, J., "Characteristics of lead-free solders during flow soldering (selective and wave soldering)", 2006 Electronics Systemintegration Technology Conference, Dresden, pp. 139-144 (2006)
- /17/ Ma, H., Suhling, J., Zhang, Y., Lall, P., Bozack, M., "The influence of elevated temperature aging on reliability of lead free solder joints", Proceedings 57th Electronic Components and Technology Conference, Reno, USA, pp.653-668 (2007)
- /18/ Lau, J., Dauksher, W., "Thermal stress analysis of a flip-chip parallel VCSEL (Vertical-Cavity Surface-Emitting Laser) with low-temperature lead-free (48Sn-52In) solder joints", Proceedings 56th Electronic Components and Technology Conference, San Diego, USA, pp. 1009-1017 (2006)
- /19/ Clech, J., "An obstacle-controlled creep model for Sn-Pb and Sn-based lead-free solders", Proceedings SMTA International, Sept. 2004, Chicago, USA, pp. 776-802 (2004)
- /20/ Darveaux, R., "Shear Deformation of Lead Free Solder Joints", Proceedings 55th Electronic Components and Technology Conference, Lake Buena Vista, USA, pp. 882-893 (2005)
- Wiese, S., Schubert, A., Walter, H., Dudek, R., Feustel, F., Meusel, E., Michel, B., "Constitutive behaviour of lead-free vs. lead-containing solders experiments on bulk specimens and flip-chip joints", Proceedings 51st Electronic Components and Technology Conference, Orlando, USA, pp. 890-902 (2001)
- /22/ Schubert, A., Walter, H., Dudek, R., Michel, B., Lefranc, G., Otto, J., Mitic, G.,
 "Thermo-mechanical properties and creep deformation of lead-containing and lead-free solders", 2001 International Symposium on Advanced Packaging Materials, pp. 129-134 (2001)
- /23/ Schubert, A., Dudek, R., Auerswald, E., Gollhardt, A., Michel, B., Reichl, H., "Fatigue life models for SnAgCu and SnPb solder joints evaluated by experiments and simulation", Proceedings 53rd Electronic Components and Technology Conference, New Orleans, USA, pp.603-610 (2003)
- /24/ Osenbach, J. W., Shook, R. L., Vaccaro, B. T., Potteiger, B. D., Amin, A. N., Hooghan, K. N., Suratkar, P., Ruengsinsub, P., "Sn whiskers: material, design, processing, and post-plate reflow effects and development of an overall phenomenological theory", IEEE Transactions on Electronics Packaging Manufacturing, Vol. 28, No. 1, pp. 36-62 (2005)
- /25/ Mizuishi, K., "Some aspects of bonding-solder deterioration observed in longlived semiconductor lasers: Solder migration and whisker growth", Journal of Applied Physics, Vol. 55, No. 2, pp. 289-295 (1984)
- /26/ Biesenbach, J., Neff, W., Pochner, K., Strang, U., Loosen, P., "Verfahren und Vorrichtung zum Herstellen oxidationsempfindlicher Lötverbindungen"; Patent DE 196 54 250 (1998)

- /27/ Lorenzen, D., Schröder, M., Meusel, J., Hennig, P., König, H., Philippens, M., Sebastian, J., Hülsewede, R., "Comperative performance studies of indium and gold-tin packaged diode laser bars", Proceedings of SPIE, Volume 6104 (2006)
- /28/ Theuss, H., Pressel, K., Paulus, S., Kilger, T., Dangelmaier, J., Lehner, R., Eisener, B., Kiendl, H., Schischka, J., Graff, A., Petzold, M., "A highly reliable flip chip solution based on electroplated AuSn bumps in a leadless package", Proceedings 55th Electronic Components and Technology Conference, Lake Buena Vista, USA, pp. 272-279 (2005)
- Wittler, O., Walter, H., Dudek, R., Faust, W., Jun, W., Michel, B.,
 "Deformation and fatigue behaviour of AuSn interconnects", Proceedings Electronic Packaging Technology Conference, Singapore, pp. 297-301 (2006)
- /30/ Kim, J., Kim, D., Wang, G. L., Park, J., Lee, C. C., "Electroplated Sn-Au structures for fabricating fluxless flip-chip Sn-rich solder joints", Proceedings 54th Electronic Components and Technology Conference, Las Vegas, USA, pp. 1642-1646 (2004)
- /31/ Lee, C. C., Chuang, R. W., "Fluxless non-eutectic joints fabricated using goldtin multilayer composite", IEEE Transactions on Components and Packaging Technologies, Vol. 26, No. 2, pp. 416-422 (2003)
- /32/ Elger, G., Hutter, M., Oppermann, H., Aschenbrenner, R., Reichl, H., Jäger, E.,
 "Development of an assembly process and reliability investigations for flip-chip LEDs using the AuSn soldering", Microsystem Technologies, Volume 7, Number 5-6, Springer-Verlag, pp. 239-243 (2002)
- /33/ Klein, M., Oppermann, H., Reichl, H., "Gold-gold flip chip bonding processes for RF, optoelectronic, high temperature and power devices", Proceedings Micro System Technologies 2005 Conference, ISBN 3-7723-7040-3, München, pp. 345-352 (2005)
- /34/ Okamoto, H., Massalski, T. B., "Au-Sn (Gold-Tin)", in "Binary Alloy Phase Diagrams", ASM International The Materials Information Society, pp. 433 (1990)
- /35/ Vogel, R., "Über Gold-Zinnlegierungen", Zeitschrift für anorganische und allgemeine Chemie, Vol. 46 (1905)
- /36/ Matijasevic, Goran, "Bonding technology of semiconductor devices and its characterization using scanning acoustic microscopy", Ph.D. Dissertation, University of California, Irvine, USA (1991)
- /37/ Matijasevic, G., Lee, C., Wang, C., "Au-Sn alloy phase diagram and properties related to its use as a bonding medium", Thin Solid Films, Vol. 223, pp. 276-287 (1993)
- /38/ TCS (1999) TCS Alloys Mobility Database, v2.0 (provided by Thermo-Calc Software)
- /39/ Villars, P., Prince, A., Okamoto, H., "Handbook of Ternary Alloy Phase Diagrams", The Materials Information Society, pp. 252-253 (1995)
- /40/ Yost, F. G., Karnowsky, M. M., Drotning, W. D., Gieske, J. H., "Thermal expansion and elastic properties of high gold-tin alloys", Metallurgical Transactions A, Vol. 21A (1990)

- /41/ Buene, L., "Characterization of evaporated gold-tin films", Thin Solid Films, Vol. 43, pp. 285-294 (1977)
- /42/ Buene, L., "Interdiffusion and phase formation at room temperature in evaporated gold-tin films", Thin Solid Films, Vol. 47, pp. 159-166 (1977)
- /43/ Buene, L., Falkenberg-Arell, H., Taftø, J., "A study of evaporated gold-tin films using transmission electron microscopy", Thin Solid Films, Vol. 65, pp. 247-257 (1980)
- /44/ Buene, L., Falkenberg-Arell, H., Gjønnes, J., Taftø, J., "A study of evaporated gold-tin films using transmission electron microscopy: II", Thin Solid Films, Vol. 67, pp. 95-102 (1980)
- /45/ Hugsted, B., Buene, L., Finstad, T., Lønsjø, O., Olsen, T., "Interdiffusion and phase formation in Au/Sn thin film couples with special emphasis on substrate temperature during condensation", Thin Solid Films, Vol. 98, pp. 81-94 (1982)
- /46/ Gregersen, D., Buene, L., Finstad, T., Lønsjø, O., Olsen, T.: "A diffusion marker in Au/Sn thin films", Thin Solid Films, Vol. 78, pp. 95-102 (1981)
- /47/ Yamada, T., Miura, K., Kajihara, M., Kurokawa, N., Sakamoto, K., "Formation of intermetallic compound layers in Sn/Au/Sn diffusion couple during annealing at 433 K", Journal of Materials Science, Vol. 39, pp. 2327-2334 (2004)
- /48/ Yamada, T., Miura, K., Kajihara, M., Kurokawa, N., Sakamoto, K., "Kinetics of reactive diffusion between Au and Sn during annealing at solid-state temperatures", Materials Science and Engineering A, Volume 390, pp. 118-126 (2005)
- /49/ Heumann, Th., "Diffusion in Metallen: Grundlagen, Theorie, Vorgänge in Reinmetallen und Legierungen", Springer, ISBN 3-540-55379-7 (1992)
- /50/ Oppermann, H., Zakel E., Engelmann G., Reichl, H., "Investigations of Self-Alignment during Flip-Chip Assembly Using Eutectic Gold-Tin Metallurgy", 4th Micro System Technologies Conference, Berlin, pp. 509-519 (1994)
- /51/ Kallmayer, C., Oppermann, H., Kloeser, J., Zakel, E., Reichl, H., "Experimental results on the self-alignment process using Au/Sn metallurgy and on the growth of the ζ-phase during the reflow", Proceedings 1995 International Flip Chip, Ball Grid Array, TAB and Advanced Packaging Symposium, San Jose, USA, pp. 225-235 (1995)
- /52/ Carney, F., Carney, G., Heckman, J., "Development and characterization of tin capped gold bumps in TAB", Proceedings of SUR/FIN Conference, D15 (1994)
- /53/ Ishikawa, M., Sasaki, H., Ogawa, S., Kohinata, M., Mishima, A., Yoshida, H.,
 "Application of Gold-Tin solder paste for fine parts and devices", Proceedings 55th Electronic Components and Technology Conference, ECTC, Lake Buena Vista, USA, pp. 701-709 (2005)
- /54/ Pittroff, W., Reiche, T., Barnikow, J., Klein, A., Merkel, U., Vogel, K., Würfl, J., "Au-Sn solder bumps with tungsten silicide based barrier metallization schemes", Applied Physics Letters, Vol. 67, Issue 16, pp. 2367-2369 (1995)
- /55/ Pittroff, W., Barnikow, J., Klein, A., Kurpas, P., Merkel, U., Vogel, K., Würfl, J., Kuhmann, J., "Flip chip mounting of laser diodes with Au/Sn solder bumps: bumping, self-alignment and laser behavior", Proceedings 47th Electronic

Components and Technology Conference, San Jose, USA, pp. 1235-1241 (1997)

- Mitze, T., Schnarrenberger, M., Zimmermann, L., Bruns, J., Kreißl, J., Janiak, K., Heidrich, H., Fidorra, F., Petermann, K., "Optisches Board zum hybriden Aufbau von aktiven Komponenten in SOI", 4. ITG-Workshop Photonische Aufbau- und Verbindungstechnik, 11. Mai 2005, Berlin (2005)
- /57/ Sun, W., Ivey, D.G., "Microstructural study of co-electroplated Au/Sn alloys", Journal of Materials Science, Vol. 36, pp. 757-766 (2001)
- /58/ Djurfors, B., Ivey, D.G., "Microstructural characterization of pulsed electrodeposited Au/Sn alloy thin films", Materials Science and Engineering, B90, pp. 309-320 (2002)
- /59/ Akhlaghi, S., Broughton, J.N., Ivey, D.G., "Gold-Tin solder electroplating of photo-resist laminated AlN ceramics", Proceedings 52nd Electronic Components and Technology Conference, ECTC, San Diego, USA (2002)
- /60/ Kallmayer, C., Azadeh, R., Becker, K.-F., Anhöck, S., Busse, E., Oppermann, H., Azdasht, G., Aschenbrenner, R., Reichl, H., "A low cost approach to CSP based on meniscus bumping, laser bonding, through flex and laser solder ball placement", 1st Electronic Packaging Technology Conference, Singapore, pp. 34-40 (1997)
- /61/ Kallmayer, C., Oppermann, H., Anhöck, S., Azadeh, R., Aschenbrenner, R., Reichl, H., "Reliability investigations for flip-chip on flex using different solder materials", Proceedings 48th Electronic Components and Technology Conference, Seattle, USA, pp. 303-310 (1998)
- /62/ Kasulke, P., Azdasht, G., Zakel, E., Reichl, H., "A new solution for solder application to FCA, BGA and CSP challenges", 5th International Conference and Exhibition on Micro, Electro, Opto, Mechanical Systems and Components, Micro System Technologies '96, Potsdam (1996)
- /63/ Itoh, M., Sasaki, J., Uda, A., Yoneda, I., Honmou, H., Fukushima, K., "Use of AuSn solder bumps in three-dimensional passive aligned packaging of LD/PD arrays on Si optical benches", Proceedings 46th Electronic Components and Technology Conference, Orlando, USA, pp. 1-7 (1996)
- /64/ Kallmayer, C., Lin, D., Oppermann, H., Kloeser, J., Weiß, S., Zakel, E., Reichl, H., "Fluxless flip-chip soldering using the eutectic Gold-Tin system a comparison between self-alignment and thermode bonding", 10th European Microelectronics Conference, Copenhagen, Denmark, pp. 440-449 (1995)
- /65/ Ivey, D.G., "Microstructural characterization of Au/Sn solder for packaging in optoelectronic applications", Micron Vol. 29, No. 4, pp. 281-287 (1998)
- /66/ Wada, O., Kumai, T., "Preferential reaction and stability of the Au-Sn/Pt system: metallization structure for flip-chip integration", Applied Physics Letters, Vol. 58, Issue 9, pp. 908-910 (1991)
- /67/ Katz, A., Baiocchi, F., Lane, E., Lee, C.H., "Au-Sn/W and Au-Sn/Cr metallized chemical vapor deposited diamond heat sinks for InP laser device applications", Journal of Applied Physics, Vol. 75, No. 1, pp. 563-567 (1994)

- /68/ Lee, C. H., Tai, K. L., Bacon, D. D., Doherty, C., Katz, A., Wong, Y. M., Lane,
 E., "Bonding of InP laser diodes by Au-Sn solder and tungsten-based barrier metallization schemes", Semicond. Sci. Technol., Vol. 9, pp. 379-386 (1994)
- /69/ Liu, X., Song, K., Davis, R.W., Hughes L.C., Hu, M.H., Zah, C., "A metallization scheme for junction-down bonding of high-power semiconductor lasers", IEEE Transactions on Advanced Packaging, Vol. 29, No. 3, pp. 533-541 (2006)
- /70/ Kim, J., Kim D., Lee, C. C., "Fluxless flip-chip solder joint fabrication using electroplated Sn-rich Sn-Au structures", IEEE Transactions on Advanced Packaging, Vol. 29, No. 3, pp. 473-482 (2006)
- /71/ Anhöck, S., Oppermann, H., Kallmayer, C., Aschenbrenner, R., Thomas, L., Reichl, H., "First investigations of Au-Sn alloys on different end metallizations", Third European Conference on Electronic Packaging Technology (EuPac'98), Nürnberg, June 15-17 (1998)
- /72/ Anhöck, S., Oppermann, H., Kallmayer, C., Aschenbrenner, R., Thomas, L., Reichl, H., "Investigations of Au/Sn alloys on different end-metallizations for high temperature applications", Int. Conf. on Electronic and Manufacturing Technology (IEMT), Berlin (1998)
- /73/ Tsai, Jui-Yun, "Study the microstructure of Au20Sn solder in the optoelectronic packaging", Ph.D. Thesis, Department of Chemical and Materials Engineering, National Central University, Chungli, Taiwan, Republic of China (2004)
- /74/ Song, H., Ahn, J., Morris, J., "The microstructure of eutectic Au-Sn solder bumps on Cu/electroless Ni/Au", Journal of Electronic Materials, Vol. 30, No. 9, pp. 1083-1087 (2001)
- /75/ Zakel, E., "Untersuchung von Cu-Sn-Au, Cu-Au- und Cu-Sn-Metallisierungssystemen für die TAB-Technologie", Dissertation, Technische Universität Berlin (1994)
- /76/ Kallmayer, C., Lin, D., Kloeser, J., Oppermann, H., Zakel, E., Reichl, H., Leicht, H., "Fluxless flip-chip attachment techniques using the Au/Sn metallurgy", Proceedings 17th International Electronics Manufacturing Symposium, Austin, USA (1995)
- Kloeser, J., Zakel, E., Bechthold, F., Distler, W., Reichl, H., "Development of fluxless flip-chip attach technologies on green tape ceramic substrates", Proceedings Micro System Technologies Conference, Berlin, ISBN 3-8007-2058-2, pp. 521-534 (1994)
- /78/ Kallmayer, C., Oppermann, H., Engelmann, G., Zakel, E., Reichl, H., "Selfaligning flip-chip assembly using eutectic gold/tin solder in different atmospheres", Proceedings 19th Electronics Manufacturing Technology Symposium, Austin, Texas (1996)
- /79/ Tan, Q., Lee, Y. C., "Soldering technology for optoelectronic packaging", Proceedings 46th Electronic Components and Technology Conference, Orlando, USA, pp. 26-36 (1996)
- /80/ Lin, W., Lee, Y. C., "Study of fluxless soldering using formic acid vapor", IEEE Transactions on Advanced Packaging, Vol. 22, No. 4, pp. 592-600 (1999)

- /81/ Gercher, V. A., Cox, D. F., "Formic acid decomposition on SnO₂(110)", Surface Science, Vol. 312, pp. 106-114 (1994)
- /82/ Lee, C. C., Wang, C. Y., Matijasevic, G., "A new bonding technology using gold and tin multilayer composite structures", IEEE Transactions on Components, Hybrids, and Manufacturing Technology, Vol. 14, No. 2, pp. 407-412 (1991)
- /83/ Overbury, S. H., Somorjai, G. A., "The surface composition of Au-Sn alloys determined by Auger electron spectroscopy", The Journal of Chemical Physics, Vol. 66, No. 7, pp. 3181-3188 (1977)
- /84/ Dietrich, L., Engelmann, G., Ehrmann, O., Reichl, H., "Gold and Gold-Tin wafer bumping by electrochemical deposition for flip chip and TAB", Third European Conference on Electronic Packaging Technology (EUPac'98), Nürnberg (1998)
- /85/ Dietrich, L., Toepper, M., Ehrmann, O., Reichl, H., "Conformance of ECD wafer bumping to future demands on CSP, 3D integration, and MEMS", Proceedings 56th Electronic Components and Technology Conference, San Diego, USA, pp. 1050-1059 (2006)
- /86/ Gwiasda. J., Zakel, E., Oppermann, H., Kloeser, A., Weiß, S., "Verfahren zum Herstellen eines Kontakthöckers durch Umschmelzen einer Kontaktflächenmetallisierung", Patent DE 195 04 350 und "Process for Remelting a Contact Surface Metallization", Patent US 5,845,838 (1997)
- /87/ Hutter, M., Oppermann, H., Engelmann G., Wolf J., Ehrmann, O., Aschenbrenner, R., Reichl, H., "Calculation of shape and experimental creation of AuSn solder bumps for flip chip applications," Proceedings 52nd Electronic Components and Technology Conference, San Diego, USA (2002)
- /88/ Hutter, M., Hohnke, F., Oppermann, H., Engelmann G., "Assembly and reliability of flip chip solder joints using miniaturized Au/Sn Bumps", Proceedings 54th Electronic Components and Technology Conference, Las Vegas, USA (2004)
- /89/ Patra, S. K., Lee, Y. C., "Quasi-static modeling of the self-alignment mechanism in flip-chip soldering – Part I: single solder joint", ASME Journal of Electronic Packaging, Vol. 113, pp. 337-342 (1991)
- /90/ Patra, S. K., Lee, Y. C., "Modeling of self-alignment mechanism in flip-chip soldering Part II: multichip solder joints", Proceedings 41st Electronic Components and Technology Conference, Atlanta, USA, pp. 783-788 (1991)
- /91/ Su, B., Gershovich, M., Lee, Y.C., "Gas flow effects on precision solder selfalignment", Proceedings 47th Electronic Components and Technology Conference, San Jose, USA, pp. 797-803 (1997)
- /92/ Lin, W., Patra, S. K., Lee, Y. C., "Design of solder joints for self-aligned optoelectronic assemblies", IEEE Transactions on Components, Packaging, and Manufacturing Technology – Part B, Vol. 18, No. 3, pp. 543-551 (1995)
- /93/ Morozova, N. D., Liew, L. A., Zhang, W., Irwin, R. S., Su, B., and Lee, Y. C., "Controlled solder self-alignment sequence for an optoelectronic module without mechanical stops", Proceedings of the 47th Electronic Components and Technology Conference, San Jose, USA, pp. 1188-1193 (1997)

- /94/ Philibert, J., "Atom movements diffusion and mass transport in solids", les editions de physique, Les Ulis, Frankreich (1991)
- /95/ Hutter, M., Oppermann, H., Engelmann, G., Dietrich, L. Reichl, H., "Precise flip chip assembly using electroplated AuSn20 and SnAg3.5 solder", Proceedings 56th Electronic Components and Technology Conference, San Diego, USA (2006)
- /96/ Benneaux, J., Guymont, M, "Study of the order-disorder transition series in AuCu by in-situ temperature electron microscopy", Intermetallics 7, pp. 797-805, (1999)
- /97/ Yu, D. Q., Oppermann, H., Kleff, J., Hutter, M., "Stability of AuSn eutectic solder cap on Au socket during reflow", Journal of Materials Science: Materials in Electronics, article in press, published online: 12 February 2008 (2008)
- /98/ Hutter, M., Thomas, T., Jordan, R., Engelmann, G., Oppermann, H., Reichl, H., Wang, Y., Howlader, M., Higurashi, E., Suga., "Investigation of different flip chip assembly processes using Au/Sn microbumps", Proceedings Micro System Technologies Conference, München, pp. 273-280 (2006)
- /99/ Wang Y. H., Nishida, K., Hutter, M., Kimura, T., and Suga T., "Low Temperature Process of Fine-Pitch Au-Sn Bonding in Ambient Air", Japanese Journal of Applied Physics, Vol. 46, No. 4B, pp. 1961-1967 (2007)
- /100/ Hutter, M., Engelmann, G., Töpper, M., Oppermann, H., "Verfahren zur Herstellung einer Lotmetallisierung", Patentanmeldung mit dem Aktenzeichen 10 2008 014 577.7 (2008)
- /101/ Hutter, M., Oppermann, H., Jordan, R., Thomas, T., "Lotmetallisierung", Patent DE 10 2005 047 737 (2007)
- /102/ Richter, K., Keiter, K., Bergner, D., Müller, A., Raub, C., Ott, D., "Applicability of a Au(50 at%) Ti(50 at%)-alloy for diffusion measurements in the AuTi system", Mikrochimica Acta, Vol. 124, pp. 115-120 (1997)
- /103/ Hutter, M., Oppermann, H., Engelmann G., Reichl, H., "High precision passive alignment flip chip assembly using self-alignment and micromechanical stops", Proc 6th Electronics Packaging Technology Conference, Singapore (2004)
- /104/ Oppermann, H., Zakel, E., Kallmayer, C., Kloeser, A., "Verfahren zur Substratfixierung von elektronischen Bauelementen", Patent DE 195 04 351 und "Method of Joining Electronic Components to a Substrate" Patent US 5,976,302 (1996)
- /105/ Schmückle, F. J., Jentzsch, A., Oppermann, H., Riepe, K., Heinrich, W., "Wband flip-chip interconnects on thin-film substrate", Microwave Symposium Digest, 2002 IEEE MTT-S International, Vol. 3, pp. 1393-1396 (2002)
Danksagung

Mein Dank gilt zuerst Herrn Professor Reichl für die Betreuung meiner Arbeit und Frau Professor Fleck dafür, dass sie sich als Gutachterin meiner Arbeit bereit erklärt hat.

Außerdem danke ich meinem langjährigen Gruppenleiter Herrn Dr. Oppermann für seine Unterstützung, vor allem für die zahlreichen und für das Gelingen der Arbeit so wichtigen Diskussionen und Ratschläge. Herrn Aschenbrenner, Herrn Dr. Lang, Herrn Professor Scheel und Herrn Dr. Schneider-Ramelow danke ich als meinen Abteilungsleitern über mehrere Jahre am Fraunhofer IZM dafür, dass Sie mir den nötigen Freiraum gegeben und die notwendigen Mittel zur Verfügung gestellt haben.

Besonders bedanken möchte ich mich auch bei Frau von Suchodoletz für die Unterstützung bei der Durchführung der praktischen Arbeiten, besonders hinsichtlich der Probenpräparation und der REM-Untersuchungen. Herrn Dr. Jordan danke ich besonders für die Durchführung der FIB-Untersuchungen und Herrn Klein für zahlreiche Diskussionen und Anmerkungen zu meiner Arbeit. Außerdem geht mein Dank an Frau Schmäck, Frau Thomas und Herrn Hohnke, die unter meiner Betreuung als Studenten und Diplomanden maßgeblich zum Gelingen der Arbeit beigetragen haben. Schließlich gilt mein Dank all denen, die in der einen oder anderen Arbeitsgruppe über die Jahre mit mir zusammengearbeitet haben. Viel gelernt habe ich dabei unter anderem von Herrn Weiß und von Frau Kallmayer.

Der gesamten Gruppe derer, die dazu beigetragen haben, dass mir Testsubstrate und Au/Sn-Bumps zur Verfügung standen, möchte ich ebenfalls sehr danken – namentlich Herrn Dr. Engelmann, Herrn Dietrich, Herrn Dr. Töpper, Herrn Wolf und Herrn Ehrmann. Außerdem danke ich Frau Urban und Herrn Dr. Österle von der BAM in Berlin für die sehr engagierte Durchführung der TEM-Untersuchungen.

Für das Korrekturlesen des Manuskripts möchte ich mich bei Herrn Dr. Schneider-Ramelow, Herrn Klein, Frau Dr. Geißler, meiner Frau und meinem Vater sehr bedanken.

Nicht zuletzt danke ich ganz besonders herzlich meinen Eltern nicht nur dafür, dass sie mir meine Ausbildung ermöglicht haben, und meiner Frau Dr. Anja Pfennig dafür, dass sie mich über die gesamte lange Zeit in jeglicher Hinsicht unterstützt hat und mir immer ein fester Rückhalt war. AuSn20-Lot eignet sich aufgrund seiner mechanischen und physikalischen Eigenschaften besonders gut für die Verbindungstechnik von optoelektronischen Komponenten, wenn höchste Zuverlässigkeit gefordert ist. Unter Nutzung galvanisch abgeschiedener Au/Sn-Lotbumps unterschiedlicher Größe werden die Phasenumwandlungen, die während des Umschmelz- bzw. Lötprozesses ablaufen, und die Reaktionen des Lotes mit verschiedenen Metallisierungen untersucht und beschrieben. Anhand einer modellhaften Darstellung eines optimierten Lötprozesses wird gezeigt, wie in Abhängigkeit der Bump- und Lötstellengeometrie die Flip-Chip-Verbindungstechnik durchzuführen ist, um eine hohe Ausbeute und unter Nutzung des Selbstjustagemechanismus hohe Positioniergenauigkeiten zu erzielen.